[发明专利]指令发送方法、芯片和电子设备

权利要求书

1.一种指令发送方法，其特征在于，应用于芯片，所述芯片包括存储模块，所述存储模块有多个存储单元，所述存储单元用于存储指令，所述指令用于读取或者写入数据，所述方法包括：

当获得待存储指令时，判断所述待存储指令与第一目标存储单元中的第N个已存储指令是否连续；所述第一目标存储单元属于多个存储单元中的一个，所述N为所述第一目标存储单元当前存储的指令总数；

若连续，则将所述待存储指令作为第N+1个已存储指令存储至所述第一目标存储单元中；

当所述第一目标存储单元中的全部已存储指令的指令长度值等于预设指令长度值，则发送所述第一目标存储单元中的全部已存储指令；

若不连续，则判断所述待存储指令与第二目标存储单元中的第M个已存储指令是否连续；所述第二目标存储单元属于除所述第一目标存储单元以外多个存储单元中的一个；所述M为所述第二目标存储单元当前存储的指令总数；

若连续，则将所述待存储指令作为第M+1个已存储指令存储至所述第二目标存储单元中；

当所述第二目标存储单元中的全部已存储指令的指令长度值等于预设指令长度值，则发送所述第二目标存储单元中的全部已存储指令；

若不连续，则将所述待存储指令与所述存储模块的下一个存储单元中最后一个已存储指令进行判断，依次循环，将待存储指令存储到所述存储单元中。

2.根据权利要求1所述的方法，其特征在于，所述判断所述待存储指令与第一目标存储单元中的第N个已存储指令是否连续的步骤，包括：

获取所述待存储指令的起始地址和所述第N个已存储指令的结束地址；

判断所述待存储指令的起始地址与所述第N个已存储指令的结束地址是否相同；

若相同，则所述待存储指令与所述第N个已存储指令连续；

若不相同，则所述待存储指令与所述第N个已存储指令不连续。

3.根据权利要求1所述的方法，其特征在于，所述判断所述待存储指令与第一目标存储单元中的第N个已存储指令是否连续的步骤，包括：

获取所述待存储指令的结束地址和所述第N个已存储指令的起始地址；

判断所述待存储指令的结束地址与所述第N个已存储指令的起始地址是否相同；

若相同，则所述待存储指令与所述第N个已存储指令连续；

若不相同，则所述待存储指令与所述第N个已存储指令不连续。

4.根据权利要求1所述的方法，其特征在于，所述发送所述第一目标存储单元中的全部已存储指令的步骤，包括：

根据发送顺序，发送所述第一目标存储单元中所述全部已存储指令；所述发送顺序表征多个存储单元之间的发送顺序。

5.一种芯片，其特征在于，所述芯片包括存储模块，所述存储模块有多个存储单元，所述存储单元用于存储指令，所述指令用于读取或者写入数据，所述芯片用于：

当获得待存储指令时，判断所述待存储指令与第一目标存储单元中的第N个已存储指令是否连续；所述第一目标存储单元属于多个存储单元中的一个，所述N为所述第一目标存储单元当前存储的指令总数；

若连续，则将所述待存储指令作为第N+1个已存储指令存储至所述第一目标存储单元中；

当所述第一目标存储单元中的全部已存储指令的指令长度值等于预设指令长度值，则发送所述第一目标存储单元中的全部已存储指令；

若不连续，则判断所述待存储指令与第二目标存储单元中的第M个已存储指令是否连续；所述第二目标存储单元属于除所述第一目标存储单元以外多个存储单元中的一个；所述M为所述第二目标存储单元当前存储的指令总数；

若连续，则将所述待存储指令作为第M+1个已存储指令存储至所述第二目标存储单元中；

当所述第二目标存储单元中的全部已存储指令的指令长度值等于预设指令长度值，则发送所述第二目标存储单元中的全部已存储指令；

若不连续，则将所述待存储指令与所述存储模块的下一个存储单元中最后一个已存储指令进行判断，依次循环，将待存储指令存储到所述存储单元中。