[发明专利]基于流水寄存器的物理层逻辑模块的信号中继方法

说明书

本发明实施例涉及一种基于流水寄存器的物理层逻辑模块的信号中继方法，包括：在同一时钟域下，确定具有信号传递的第一逻辑单元和第二逻辑单元信号同步所需的流水寄存器的插入级数；根据信号在一个时钟周期的最大传输位移确定每一级寄存器的最大偏移量；前一级的信号输出端为中心点、最大偏移量为半径的范围内，按照模块边界确定阻挡障碍物模块；在没有阻挡障碍物模块阻挡的多个预置位置中，根据预置位置到最优路径的距离和预置位置到第二逻辑单元的第一输入端之间的距离计算剩余路径，根据剩余路径最短的预置位置确定当前一级寄存器的摆放位置，直至完成级数对应的每一级流水寄存器的插入；对各级寄存器串联布线，形成信号中继的流水寄存器。

技术领域

本发明涉及微电子技术领域，尤其涉及基于流水寄存器的物理层逻辑模块的信号中继方法。

背景技术

现场可编程门阵列(Field Programmable Gate Array，FPGA)设计中，对于芯片内的一个模块，从输入到输出，或者从输入到模块内部的一个寄存器之间，往往存在时序逻辑的要求，在时序不满足时，往往插入寄存器来实现前后二者间的时钟同步。

但是，在现有设计工具中，寄存器的放置往往存在被阻挡而无法自动放置的情况，这种情况下还需要设计人员手动进行寄存器的摆放，费时费力。

因此迫切需要对设计工具在模块内的信号中继方法进行优化，以实现各种复杂的实际情况下的物理层逻辑模块的信号中继。

发明内容

本发明的目的是提供一种基于流水寄存器的物理层逻辑模块的信号中继方法，能够自动识别判断两个物理层逻辑模块之间的流水寄存器的最优插入位置，通过在最优插入位置上的自动插入，实现两个物理层逻辑模块之间的信号中继。

为此，本发明实施例提供了一种基于流水寄存器的物理层逻辑模块的信号中继方法，所述信号中继方法包括：

在同一时钟域下，确定具有信号传递的第一逻辑单元和第二逻辑单元；其中，所述第一逻辑单元与所述第二逻辑单元为待时钟同步的两个逻辑单元；所述第一逻辑单元的输出端至所述第二逻辑单元的第一输入端之间的直线路径为最优路径；

确定满足所述第一逻辑单元和第二逻辑单元信号同步所需的流水寄存器的插入级数；其中，流水寄存器的每一级包括一个或一组寄存器，各级之间串联连接，每级流水寄存器具有确定的模块边界；

根据信号在一个时钟周期的最大传输位移确定每一级寄存器的最大偏移量；

以第一逻辑单元的信号输出端为中心点、所述最大偏移量为半径的范围内，按照模块边界确定阻挡障碍物模块；所述阻挡障碍物模块的类型包括宏单元或预留空位；在没有阻挡障碍物模块阻挡的多个预置位置中，根据所述预置位置到最优路径的距离和所述预置位置到第二逻辑单元的第一输入端之间的距离计算剩余路径，根据剩余路径最短的预置位置确定第一级寄存器的摆放位置；

再以前一级寄存器的信号输出端为中心点、所述最大偏移量为半径的范围内，按照模块边界确定阻挡障碍物模块；在没有阻挡障碍物模块阻挡的多个预置位置中，根据所述预置位置到最优路径的距离和所述预置位置到第二逻辑单元的第一输入端之间的距离计算剩余路径，根据剩余路径最短的预置位置确定当前一级寄存器的摆放位置，直至确定插入级数对应的每一级流水寄存器的摆放位置；

根据确定的各个摆放位置进行各级寄存器的插入和串联布线，形成所述第一逻辑单元和第二逻辑单元之间的流水寄存器，通过所述流水寄存器将所述第一逻辑单元的输出端输出的第一信号中继至所述第二逻辑单元的第一输入端。

优选的，所述根据所述预置位置到最优路径的距离和所述预置位置到第二逻辑单元的第一输入端之间的距离计算剩余路径具体为：

剩余路径＝[(预置位置到第二逻辑单元的第一输入端之间的距离)²-(预置位置到最优路径的距离)²]^1/2。