[发明专利]封装结构及其形成方法

说明书

实施例是封装结构，该封装结构包括第一集成电路管芯；接合至第一集成电路管芯的再分布结构，该再分布结构包括在第一介电层中的第一金属化图案，该第一金属化图案包括多个第一导电部件，第一导电部件中的每一个包括在第一介电层中的第一导电通孔和在第一介电层的上方并电耦接至相应的第一导电通孔的第一导线，第一导线中的每一个在平面图中包括曲线；在第一介电层和第一金属化图案的上方的第二介电层；以及在第二介电层中的第二金属化图案，第二金属化图案包括在第二介电层中的多个第二导电通孔，第二导电通孔中的每一个在相应的第一导线的上方并电耦接至相应的第一导线。本申请的实施例还涉及形成封装结构的方法。

技术领域

本申请的实施例涉及封装结构及其形成方法。

背景技术

由于各种电子组件(例如，晶体管、二极管、电阻器、电容器等)的集成密度的不断提高，半导体行业经历了快速的增长。大多数情况下，集成密度的提高来自于最小部件尺寸的迭代减小，这允许将更多组件集成到给定区域中。随着对缩小电子器件的需求的增长，已经出现了对更小且更具创造性的半导体管芯封装技术的需求。这种封装系统的实例是叠层封装(PoP)技术。在PoP器件中，顶部半导体封装件堆叠在底部半导体封装件的顶部上，以提供高水平的集成度和组件密度。PoP技术通常能够在印刷电路板(PCB)上生产功能增强且覆盖区较小的半导体器件。

发明内容

本申请的一些实施例提供了一种封装结构，包括：第一集成电路管芯；再分布结构，接合至所述第一集成电路管芯，所述再分布结构包括：第一介电层；第一金属化图案，位于第一介电层中，所述第一金属化图案包括多个第一导电部件，所述第一导电部件中的每一个包括第一导电通孔和第一导线，所述第一导电通孔在所述第一介电层中，所述第一导线在所述第一介电层上方并电耦接至相应的第一导电通孔，所述第一导线中的每一个在平面图中包括曲线；第二介电层，位于所述第一介电层和所述第一金属化图案上方；以及第二金属化图案，位于所述第二介电层中，所述第二金属化图案包括多个第二导电部件，所述第二导电部件中的每一个包括所述第二介电层中的第二导电通孔，所述第二导电通孔中的每一个在相应的第一导线上方并电耦至相应的第一导线。

本申请的另一些实施例提供了一种封装结构，包括：第一封装组件，所述第一封装组件包括：第一模块和第二模块，所述第一模块包括逻辑芯片，所述第二模块包括存储芯片；以及第一再分布结构，所述第一再分布结构包括位于介电层中的金属化图案，所述第一再分布结构的第一侧物理耦接和电耦接至所述第一模块和所述第二模块，所述金属化图案中的第一金属化图案在所述介电层的第一介电层中，所述第一金属化图案包括第一导电部件，所述第一导电部件中的每一个包括第一导电通孔和第一导线，所述第一导电通孔在所述第一介电层中，所述第一导线在所述第一介电层上方并电耦接至相应的第一导电通孔，所述第一导线在平面图中是弯曲的并且没有拐角；以及第二封装组件，所述第二封装组件包括：封装衬底，接合至所述第一再分布结构的第二侧，所述第二侧与所述第一侧相对。

本申请的又一些实施例提供了一种形成封装结构的方法，包括：在衬底的上方形成第一介电层；将所述第一介电层图案化；在图案化的第一介电层的上表面中并沿所述图案化的第一介电层的上表面形成第一金属化图案，所述第一金属化图案包括第一导电部件，所述第一导电部件中的每一个包括第一导电通孔和第一导线，所述第一导电通孔在所述第一介电层中，所述第一导线沿所述第一介电层的上表面并电耦接至相应的第一导电通孔，所述第一导线中的每一个在平面图中是弯曲的并且没有拐角；在所述图案化的第一介电层和所述第一金属化图案上方形成第二介电层；将所述所述第二介电层图案化；以及在图案化的第二介电层中形成第二金属化图案，所述第二金属化图案包括所述第二介电层中的第二导电通孔，所述第二导电通孔中的每一个电耦接至所述第一导电部件的相应的第一导线。

附图说明

当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各方面。应该注意，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。

图1示出了根据一些实施例的集成电路管芯的截面图。