[发明专利]编程脉冲的方法、装置、计算机可读存储介质和处理器

说明书

本申请提供了一种编程脉冲的方法、装置、计算机可读存储介质和处理器，该方法包括：形成第一阶跃式编程脉冲，第一阶跃式编程脉冲包括依次连续的第一脉冲、第二脉冲以及第三脉冲，第二脉冲的数量至少为一个，第一脉冲的峰值为第一峰值电压，第二脉冲的峰值为第二峰值电压，第三脉冲的峰值为第三峰值电压，第二峰值电压大于第一峰值电压且小于第三峰值电压，第一阶跃式编程脉冲用于对存储器的至少一页进行存储。该方法效地缓解了现有技术中脉冲电压由第一峰值电压直接上升到第三峰值电压，使SLC受到较强的电场应力冲击的现象，避免了较大的编程电压对SLC磨损性能的影响，保证了SLC的磨损性能较好。

技术领域

本申请涉及存储器领域，具体而言，涉及一种编程脉冲的方法、装置、计算机可读存储介质和处理器。

背景技术

目前NAND Flash(闪存存储器)主流的编程脉冲方式是编脉冲的电压按照递增步长脉冲编程(Incremental Step Pulse Programming，简称ISPP)，每一个编程脉冲之后进行编程验证(program verify)，如图1和图2所示。而编程脉冲形状主要是两相脉冲电压(two-phase pulse)，即脉冲电压先上升到较小的Vpass电压，然后再上升到较大的编程电压Vpgm并维持一段时间，如图2所示。

NAND Flash可以进行一位存储，如单层单元闪存(single-level cell，简称SLC)，或者多位存储，如多层单元闪存(multi-level cell，简称MLC)、3bit单元闪存(Trinary-level cell，简称TLC)和4bit单元闪存(Quad-level cell，简称QLC)。编程时间和磨损性能是NAND Flash很重要的指标，而且NAND Flash在进行编程操作前，必须先进行擦除操作。这种技术面临着一些缺点：擦除操作会使物理页(page)内不同单元的阈值电压分布展宽很严重，多位存储为了减少编程验证次数会先打一个小电压长时间的wakeup pulse(唤醒脉冲)，从而使阈值电压分布更收敛，但是额外的wakeup pulse导致编程时间的进一步缩短；对于一位存储，编程时间的性能格外关键，一般要求1到3个脉冲完成编程，因此第一个脉冲的编程电压特别大，而此时存在不少擦除特别深的存储单元，这些单元在第一个脉冲阶段会受到格外强的电场应力，在磨损过程中会快速退化，严重影响SLC的磨损性能；而如果增加一个小电压的wakeup pulse来降低第一个脉冲的电场应力，则又会显著影响编程时间的性能。

在背景技术部分中公开的以上信息只是用来加强对本文所描述技术的背景技术的理解，因此，背景技术中可能包含某些信息，这些信息对于本领域技术人员来说并未形成在本国已知的现有技术。

发明内容

本申请的主要目的在于提供一种编程脉冲的方法、装置、计算机可读存储介质和处理器，以解决现有技术中SLC的第一个脉冲的编程电压大，导致磨损性能较差的问题。

为了实现上述目的，根据本申请的一个方面，提供了一种编程脉冲的方法，包括：形成第一阶跃式编程脉冲，所述第一阶跃式编程脉冲包括依次连续的第一脉冲、第二脉冲以及第三脉冲，所述第二脉冲的数量至少为一个，所述第一脉冲的峰值为第一峰值电压，所述第二脉冲的峰值为第二峰值电压，所述第三脉冲的峰值为第三峰值电压，所述第二峰值电压大于所述第一峰值电压且小于所述第三峰值电压，所述第一阶跃式编程脉冲用于对存储器的至少一页进行存储。

可选地，形成所述第一阶跃式编程脉冲，包括：形成所述第一脉冲；以所述第一峰值电压为起始形成所述第二脉冲；以所述第二峰值电压为起始形成所述第三脉冲。

可选地，所述第二脉冲有一个。

可选地，所述第二峰值电压的维持时间为微秒级时间。