[发明专利]移位寄存电路及其驱动方法、显示面板及显示装置

权利要求书

1.一种移位寄存电路，其特征在于，包括：输入模块、第一反相器、第二反相器和输出模块；

所述输入模块电连接于第一输入端、第二输入端、第三输入端和第一电平端，用于响应所述第二输入端和所述第三输入端的信号，控制第一节点的电位；

所述第一反相器的输入端电连接所述第一节点，所述第一反相器的输出端电连接第二节点，所述第二反相器的输入端电连接所述第二节点，所述第二反相器的输出端电连接所述第一节点；

所述输出模块用于响应所述第一节点的电位，将第四输入端的信号提供至所述输出模块的输出端，还用于响应所述第二节点的电位，将第一电源端的电压提供至所述输出模块的输出端。

2.根据权利要求1所述的移位寄存电路，其特征在于，所述第一反相器和所述第二反相器中至少之一者反相器包括：P型晶体管和N型晶体管，所述P型晶体管的栅极和所述N型晶体管的栅极电连接为所述反相器的输入端，所述P型晶体管的第二端和所述N型晶体管的第二端电连接为所述反相器的输出端，所述P型晶体管的第一端接入高电平信号，所述N型晶体管的第一端接入低电平信号。

3.根据权利要求2所述的移位寄存电路，其特征在于，所述N型晶体管为金属氧化物晶体管。

4.根据权利要求1所述的移位寄存电路，其特征在于，所述第一输入端和所述第二输入端的信号均为开启信号；

所述第三输入端的信号为第一时钟信号；

所述第四输入端的信号为第二时钟信号。

5.根据权利要求4所述的移位寄存电路，其特征在于，所述第一时钟信号的一个时钟周期内，使能信号时段与非使能信号时段的时长比值约为1/2；

所述第二时钟信号的一个时钟周期内，使能信号时段与非使能信号时段的时长比值约为1/2。

6.根据权利要求1所述的移位寄存电路，其特征在于，所述输入模块包括第一晶体管和第二晶体管，所述第一晶体管的第一端电连接所述第一输入端，所述第一晶体管的栅极电连接所述第二输入端，所述第一晶体管的第二端电连接所述第一节点；

所述第二晶体管的第一端电连接所述第一电平端，所述第二晶体管的第二端电连接所述第一节点，所述第二晶体管的栅极电连接所述第三输入端。

7.根据权利要求6所述的移位寄存电路，其特征在于，

所述第一晶体管的驱动能力，大于所述第二反相器中接入与所述第一输入端输出使能信号相反电平信号的晶体管的驱动能力。

8.根据权利要求6所述的移位寄存电路，其特征在于，所述第一晶体管的宽长比，大于所述第二反相器中接入与所述第一输入端输出使能信号相反电平信号的晶体管的宽长比。

9.根据权利要求6所述的移位寄存电路，其特征在于，所述第二晶体管的驱动能力，大于所述第二反相器中接入与所述第一电平端输出电平信号相反电平信号的晶体管的驱动能力。

10.根据权利要求6所述的移位寄存电路，其特征在于，所述第二晶体管的宽长比，大于所述第二反相器中接入与所述第一电平端输出电平信号相反电平信号的晶体管的宽长比。

11.根据权利要求1所述的移位寄存电路，其特征在于，所述输出模块包括第三晶体管和第四晶体管，所述第三晶体管的第一端电连接所述第四输入端，所述第三晶体管的第二端电连接所述输出模块的输出端，所述第三晶体管的栅极电连接所述第一节点，所述第四晶体管的第一端电连接所述第一电源端，所述第四晶体管的第二端电连接所述输出模块的输出端，所述第四晶体管的栅极电连接所述第二节点。