[发明专利]一种基于深度学习的分段容错逻辑量子电路解码方法

说明书

本发明涉及一种基于深度学习的分段容错逻辑量子电路解码方法，所述解码方法包括：S1、将逻辑电路进行分段变体以满足容错性并得到对应容错变体线路并收集其内部纠错模块产生的诊断数据；S2、根据所述诊断数据构建内置有多分类数据模型的高效解码器，根据所述解码器和诊断数据找出最终纠错过程的恢复算子。本发明首次考虑了纠错模块本身的故障对量子容错电路的影响，并利用机器学习预测模型有效判断该模块造成的误差扩散事件；解码器有效的利用了分段容错变体线路不同纠错子模块的关联特点，增强了基于分段容错策略的通用量子计算方案的实用性，而无需使用资源消耗过多的魔法态蒸馏过程。

技术领域

本发明涉及量子计算技术领域，尤其涉及一种基于深度学习的分段容错逻辑量子电路解码方法。

背景技术

实用的量子计算机技术不仅仅只是储存量子信息，更重要的在于利用量子电路以操纵量子信息并实现相应的计算任务。而量子态信息往往因为退相干及环境噪声等问题存在极大的不稳定性，如何设计容错的量子逻辑电路结构使得量子计算过程中产生的误差能够被有效的控制，从而尽量减少误差扩散对计算结果的影响是非常具有挑战性的问题。

在容错量子电路设计中，纠错模块中解码器的设计是决定容错变体线路抗噪性能的关键，而这个解码过程可以通过经典计算机完成，从而启发一些研究者采用经典与量子混合的计算方法以改善量子计算的不稳定性。近年来一些前沿的研究开始将机器学习方法融入量子容错变体线路的设计中，以提升容错电路的抗噪声性能及稳定性。

在编码量子线路中植入优良的解码器会得到更高的抗噪声性能，可以容忍更大的噪声率，因此，设计有效的解码算法是一个有价值的问题；目前，一些研究中有通过基于深度神经网络设计了几种解码策略有效抑制量子线路的故障率；但是已有的几种量子神经网络解码算法适用场景仅局限于编码信息的存储，而不考虑量子线路在操作编码信息时的抗噪需求。此外，这些解码器也没有考虑编码线路纠错模块本身的故障所引起的错误，而这种故障引起的错误很容易引起误差扩散，导致逻辑线路所传输的逻辑量子信息发生改变，从而使得纠错机制失效。

发明内容

本发明的目的在于克服现有技术的缺点，提供了一种基于深度学习的分段容错逻辑量子电路解码方法，解决了现有技术中存在的问题。

本发明的目的通过以下技术方案来实现：一种基于深度学习的分段容错逻辑量子电路解码方法，所述解码方法包括：

S1、将逻辑电路进行变体得到满足容错性的容错变体线路并收集其内部纠错模块产生的诊断数据；

S2、根据所述诊断数据构建内置有多分类数据模型的高效解码器，根据所述解码器和诊断数据找出最终纠错过程的恢复算子。

所述将逻辑电路进行变体得到满足容错性的容错变体线路包括：

将逻辑电路分为r个分段，得到

对每个分段子线路之间设计一个纠错模块，使得逻辑电路进行变体后得到满足容错性的容错电路

所述根据所述诊断数据构建内置有多分类数据模型的高效解码器，根据所述解码器和诊断数据找出最终纠错过程的恢复算子包括：

采用编码信息位为l的纠错码来保护信息的逻辑电路的纠错过程中的恢复算子其中，s_r为纠错模块ε_r所产生的诊断测量数据；

令s＝s₁×…×s_r，其中，X₁为作用与单个逻辑信息位的逻辑Pauli X算子，而Z₁为逻辑Pauli Z算子，且

引入函数g_X与g_Z，使得