[发明专利]一种芯片的系统级验证方法、系统及相关装置

说明书

本申请提供一种芯片的系统级验证方法，包括：接收验证请求；根据所述验证请求确认待验证模块的模块路径和模块名；所述待验证模块包括待剔除模块和待替换模块；利用剔除脚本解析所述待验证模块执行挖空操作，得到端口信号，并结合所述模块路径和所述模块名生成挖空文件；对所述挖空文件中的端口信号进行赋值，得到挖空模块；利用所述挖空模块替换所述待验证模块添加至仿真脚本进行系统级验证。本申请能够在待验证模块未完成时降低对其余模块的验证影响，缩短验证周期。本申请还提供一种芯片的系统级验证系统、计算机可读存储介质和电子设备，具有上述有益效果。

技术领域

本申请涉及芯片验证领域，特别涉及一种芯片的系统级验证方法、系统及相关装置。

背景技术

在整个芯片开发设计流程中，功能验证已经成为最大最耗时间的瓶颈。目前越来越多的芯片设计企业采用核心功能模块自研，通用模块外购的片上系统(System-on-a-chip，SoC)设计策略，却给芯片的系统级功能验证工作带来了严峻的挑战。系统级验证主要确认芯片体系结构满足所赋予的功能/性能要求，通过将用户需求转换成功能/性能要求，并实现行为/功能设计，然后映射到相应的体系结构上(设计输入、硬IP核、软IP核、软/硬件划分、性能分析、总体优化、性价比评估等反复迭代)，最后进行系统级验证。

SoC进行系统仿真时会暴露，IP核与IP核之间信号时序的不匹配、控制逻辑无法协调、功能不能衔接等问题。为了减少在SoC级别上的部署时间，目前主流做法是对模块或子模块的验证组件、环境和方案进行可复用检查并合理的在SoC级别进行复用。在SoC级上，主要关注SoC顶层同各个验证子模块之间的数据交互是否正确。

但如果每一次系统级验证都要重新搭建验证环境、编写验证代码，将耗费巨大的时间成本和人力成本。此外测试过程中时常出现其中某些模块购买或者开发已经完成，而另外一些互联的模块不能及时完成交付从而影响协同功能验证。

发明内容

本申请的目的是提供一种芯片的系统级验证方法、系统、计算机可读存储介质和电子设备，能够灵活搭配模块，提高系统级验证效率。

为解决上述技术问题，本申请提供一种芯片的系统级验证方法，具体技术方案如下：

接收验证请求；

根据所述验证请求确认待验证模块的模块路径和模块名；所述待验证模块包括待剔除模块和待替换模块；

利用剔除脚本解析所述待验证模块执行挖空操作，得到端口信号，并结合所述模块路径和所述模块名生成挖空文件；

对所述挖空文件中的端口信号进行赋值，得到挖空模块；

利用所述挖空模块替换所述待验证模块添加至仿真脚本进行系统级验证。

可选的，对所述挖空文件中的端口信号进行赋值，得到挖空模块包括：

根据所述端口信号的信号类别确定对应的信号固定值；

根据所述信号固定值对所述端口信号进行赋值，得到挖空模块。

可选的，根据所述端口信号的信号类别确定对应的信号固定值包括：

调用端口赋值表根据所述端口信号的信号类别确定对应的信号固定值。

可选的，若进行所述待验证模块的协同仿真，还包括：

根据待验证模块的端口定义生成所述待验证模块的通用模型验证环境；

调用序列类驱动通用模型验证环境；

将所述通用模型验证环境添加至仿真脚本，进行所述协同仿真。

可选的，根据待验证模块的端口定义生成所述待验证模块的通用模型验证环境包括：