[发明专利]包括延迟补偿电路的半导体装置

说明书

提供了包括延迟补偿电路的半导体装置。所述半导体装置包括：内部时钟产生电路，被配置为产生内部时钟；多个单元电路，被配置为具有第一单元电路和第二单元电路，第一单元电路和第二单元电路在与内部时钟同步时进行操作；多个传送电路，包括第一传送电路和第二传送电路，第一传送路径被配置为提供具有第一延迟时间的第一传送路径，第二传送电路被配置为提供具有与第一延迟时间不同的第二延迟时间的第二传送路径；以及延迟补偿电路，被配置为：将通过第一传送路径输入到第一单元电路的第一时钟与通过第二传送路径输入到第二单元电路的第二时钟进行比较，并且调整第二延迟时间，使得调整后的第二延迟时间与第一延迟时间匹配。

本申请要求于2020年4月10日在韩国知识产权局提交的第10-2020-0044008号韩国专利申请的优先权的权益，该韩国专利申请的公开通过引用全部包含于此。

技术领域

本公开的示例实施例涉及一种半导体装置。

背景技术

半导体装置可以包括根据时钟信号而操作的电路，两个或更多个电路可以通过接收相同的时钟信号来操作。为了将相同的时钟信号输入到两个或更多个电路，提供时钟信号的传送路径的时钟树可以被包括在半导体装置中。时钟树可以被对称地设置以减小输入到电路的时钟信号之间的时钟偏差(clock skew，又称为“时钟歪斜”)，但当这样的时钟树被设置为对称结构时，包括在时钟树中的器件的数量可能增加，使得半导体装置的集成密度可能劣化。

发明内容

本公开的示例实施例将提供这样的半导体装置：该半导体装置可以有效地补偿时钟信号之间的偏差，可以减少包括在时钟树中的器件的数量，并且可以减小时钟信号的波动。

根据本公开的示例实施例，一种半导体装置包括：内部时钟产生电路，被配置为接收外部时钟并且产生内部时钟；多个单元电路，被配置为具有第一单元电路和第二单元电路，第一单元电路和第二单元电路在与内部时钟同步时进行操作；多个传送电路，包括第一传送电路和第二传送电路，第一传送电路被配置为提供具有第一延迟时间的第一传送路径并且连接在第一单元电路与内部时钟产生电路之间，第二传送电路被配置为提供具有第二延迟时间的第二传送路径并且连接在第二单元电路与内部时钟产生电路之间，第二延迟时间与第一延迟时间不同；以及延迟补偿电路，被配置为：将通过第一传送路径输入到第一单元电路的第一操作时钟与通过第二传送路径输入到第二单元电路的第二操作时钟进行比较，并且调整第二延迟时间，使得调整后的第二延迟时间与第一延迟时间匹配。第一延迟时间可以是内部时钟产生电路与所述多个单元电路中的不同的单元电路之间的延迟时间之中的最长延迟时间。

根据本公开的示例实施例，一种半导体装置包括：输入/输出电路，被配置为根据时钟信号输入和输出数据信号；延迟锁定环电路，被配置为产生时钟信号；多个中继器，连接在延迟锁定环电路与输入/输出电路之间，并且被配置为将时钟信号发送到输入/输出电路；比较器，连接在输入/输出电路之中的第一输入/输出电路和第二输入/输出电路之间，并且被配置为将输入到第一输入/输出电路的第一时钟信号与输入到第二输入/输出电路的第二时钟信号进行比较；以及延迟链，被配置为：基于比较器的输出来调整第二时钟信号的相位，以使得第一时钟信号和第二时钟信号具有相同的相位。

根据本公开的示例实施例，一种半导体装置包括：时钟产生电路，被配置为产生时钟信号；第一延迟电路，被配置为：将时钟信号延迟第一延迟时间，并且将被延迟了第一延迟时间的时钟信号输入到第一单元电路；第二延迟电路，被配置为：将时钟信号延迟比第一延迟时间短的第二延迟时间，并且将被延迟了第二延迟时间的时钟信号输入到与第一单元电路不同的第二单元电路；以及延迟补偿电路，被配置为：将第一延迟时间与第二延迟时间进行比较，并且增大第二延迟时间以得到与第一延迟时间匹配的增大后的第二延迟时间。

附图说明

从下面结合附图进行的详细描述，将更清楚地理解本公开的以上和其他方面、特征和优点，在附图中：

图1是示出根据本公开的示例实施例的半导体装置的框图；