[发明专利]集成芯片及其设计和制造方法

说明书

集成芯片的有源器件区上的多段线的阵列延伸，以在相邻的隔离区域上形成伪器件结构。所得的伪器件结构是具有与有源器件区上的多段线的阵列相同的线宽度、线间距和节距的多段线的阵列。伪器件结构的多段线与有源器件区上的多段线在网格上。由于伪器件结构由与有源器件区上的多段线在网格上的多段线形成，所以伪器件结构可以比可能的情况更接近有源器件区。伪器件结构与有源器件区的所得接近度提高了抗凹陷性能，并且减小集成芯片上的空白空间。本发明的实施例涉及集成芯片及其设计和制造方法。

技术领域

本发明的实施例涉及集成芯片及其设计和制造方法。

背景技术

集成电路布局受设计规则约束。制定这些规则是考虑到半导体制造工艺的能力，并且确保器件的正常功能、可制造性、可靠性和可接受的良率。考虑到诸如电隔离和可制造性，这些规则中的一些涉及结构之间的适当间距。例如，在有源器件结构和在相邻隔离区域上形成的伪器件结构之间可能需要最小间距。伪器件结构可以提供诸如减轻化学机械抛光(CMP)期间的凹陷的功能。根据这些规则提供的空间可能会占用芯片面积的相当一部分。

发明内容

本发明的实施例提供了一种集成芯片，包括：半导体衬底，包括第一有源器件区、第二有源器件区以及在第一有源器件区和第二有源器件区之间延伸的伪器件区；线性部件的第一阵列，在第一有源器件区上方延伸并且具有第一线间距和第一线宽度；线性部件的第二阵列，在第二有源器件区上方延伸并且具有第二线间距和第二线宽度；以及伪器件结构，设置在伪器件区上并且在伪器件区的相当部分上方延伸；其中，伪器件结构是具有第一线间距和第一线宽度的线性部件的第三阵列。

本发明的另一实施例提供了一种设计集成芯片的方法，包括：生成包括氧化物限定掩模的集成电路布局文件，其中，氧化物限定掩模限定包括第一有源器件区的有源器件区；将线性部件的第一阵列添加到集成电路布局文件，其中，线性部件的第一阵列在第一有源器件区上方延伸；以及将伪填充物插入集成电路布局文件中；其中，伪填充物位于有源器件区外部；伪填充物包括线性部件的第二阵列；线性部件的第二阵列具有与线性部件的第一阵列相同的节距；并且线性部件的第二阵列与线性部件的第一阵列在网格上。

本发明的又一实施例提供了一种制造集成芯片的方法，包括：在半导体衬底上形成隔离结构，以限定由伪器件区分隔开的多个有源器件区，伪器件区是位于有源器件区外部的半导体衬底的部分；在半导体结构上形成多段线的连续阵列，其中，多段线的连续阵列的第一部分在多个有源器件区中的一个上方延伸，并且多段线的连续阵列的第二部分在伪器件区上方延伸，第二部分是多段线的连续阵列的相当部分；形成与多段线的连续阵列的第一部分的有源器件连接；以及由多段线的连续阵列的第二部分形成伪器件结构。

本申请的实施例提供了用于高密度器件的伪多晶硅布局。

附图说明

当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各方面。应该注意，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。

图1是示出根据本发明的一些实施例的具有伪器件结构的集成芯片的平面图。

图2是图1中标识的区域2的放大图。

图3是根据本发明的一些实施例的计算机辅助设计工艺的流程图。

图4A至图4D示出了在图3的过程期间应用的设计规则。

图5至图7是示出根据本发明的一些实施例的在集成芯片上形成伪器件结构的方法的一系列平面图。

图8至图12是示出根据本发明的一些实施例的包括示例双重图案化工艺的在集成芯片上形成伪器件结构的方法的一系列截面图。

图13提供了根据本发明的一些实施例的形成集成芯片的示例方法的流程图。

具体实施方式