[发明专利]三维半导体存储器装置

说明书

公开了一种半导体存储器装置。所述半导体存储器装置包括：基底，具有单元阵列区域和连接区域；电极结构，包括堆叠在基底上的电极并且在连接区域上具有阶梯结构；垂直沟道结构，位于单元阵列区域上以穿透电极结构并且电连接到基底；虚设结构，位于连接区域上以穿透阶梯结构；以及第一侧壁氧化物图案，置于基底与虚设结构之间。虚设结构包括位于基底上的上部分、与第一侧壁氧化物图案接触的中间部分以及位于中间部分下方的下部分。随着距上部分的垂直距离增大，中间部分的直径减小直到中间部分的直径达到其最小值，然后增大。

本专利申请要求于2020年3月26日在韩国知识产权局提交的第10-2020-0037050号韩国专利申请的优先权，该韩国专利申请的全部内容通过引用包含于此。

技术领域

本公开涉及半导体装置。

背景技术

半导体装置的较高集成度可以用于满足消费者对优异性能和便宜价格的需求。在半导体装置的情况下，由于它们的集成度是决定产品价格的重要因素，所以提高集成度可以是特别有益的。在二维或平面半导体装置的情况下，由于它们的集成度主要由单位存储器单元占据的面积决定，所以集成度很大程度上受精细图案形成技术的水平影响。然而，通常用于增加图案精细度的极其昂贵的工艺设备会对增加二维或平面半导体装置的集成度设定实际限制。为了克服这样的限制，近来已经提出了包括三维布置的存储器单元的三维半导体存储器装置。

发明内容

发明构思的实施例提供了一种具有改善的可靠性的三维半导体存储器装置。

根据发明构思的一个实施例，一种半导体存储器装置可以包括：基底，具有单元阵列区域和连接区域；电极结构，包括堆叠在基底上的电极，电极结构在连接区域上具有阶梯结构；垂直沟道结构，位于单元阵列区域上以穿透电极结构并且电连接到基底；虚设结构，位于连接区域上以穿透阶梯结构；以及第一侧壁氧化物图案，置于基底与虚设结构之间。虚设结构可以具有位于基底上的上部分、与第一侧壁氧化物图案接触的中间部分以及位于中间部分下方的下部分。中间部分的直径可以从上部分朝向下部分逐渐减小，可以在上部分与下部分之间达到最小值，然后可以随着距下部分的距离减小而增大。

根据发明构思的实施例，一种半导体存储器装置可以包括：基底，电极结构，包括堆叠在基底上的电极；以及垂直沟道结构，穿透电极结构并且电连接到基底。垂直沟道结构包括从基底垂直延伸的垂直半导体图案。垂直半导体图案可以具有电连接到基底的下半导体图案、位于下半导体图案上的上半导体图案以及位于下半导体图案与上半导体图案之间的中间半导体图案。中间半导体图案可以位于堆叠在基底上的电极中的最下面的电极下方。垂直沟道结构还可以包括位于上半导体图案的内表面上的间隙填充绝缘图案。间隙填充绝缘图案的最低点可以位于比最下面的电极的水平低的水平处。间隙填充绝缘图案可以通过中间半导体图案与下半导体图案间隔开。

根据发明构思的实施例，一种半导体存储器装置可以包括：第一基底；外围电路结构，包括位于第一基底上的外围晶体管；第二基底，位于外围电路结构上，第二基底具有单元阵列区域和连接区域；电极结构，包括堆叠在第二基底上的电极，电极结构在连接区域上具有阶梯结构；垂直沟道结构，位于单元阵列区域上以穿透电极结构并且电连接到第二基底；虚设结构，位于连接区域上以穿透阶梯结构；层间绝缘层，位于电极结构上；位线，位于层间绝缘层上并且电连接到垂直沟道结构；以及上互连线，电连接到阶梯结构。垂直沟道结构和虚设结构中的每个可以包括从第二基底垂直延伸的垂直半导体图案、置于垂直半导体图案与电极结构之间的垂直绝缘图案以及位于垂直半导体图案的内表面上的间隙填充图案，垂直绝缘图案包括隧道绝缘层、电荷存储层和阻挡绝缘层。虚设结构可以具有位于第二基底上的上部分、延伸到第二基底中的下部分以及置于上部分与下部分之间中间部分。中间部分的直径可以从第二基底的顶表面朝向第二基底的底表面逐渐减小，可以在顶表面与底表面之间达到最小值，然后可以随着距底表面的距离减小而增大。

附图说明

图1是示意性地示出根据发明构思的实施例的三维半导体存储器装置的透视图。