[发明专利]用于电子器件和光电子器件的单片集成的衬底和方法

权利要求书

1.一种硅基多功能衬底(100)，包括：

-从硅基多功能衬底(100)的前表面(104)延伸到后表面(106)的体硅区(102)；

-横向布置在体硅区(102)之间的至少一个隐埋氧化物层(108.1、108.2)；其中

-隐埋氧化硅层(108.1、108.2)被向上延伸到前表面(104)的结构化硅层(110.1、110.2)覆盖，以形成绝缘体上硅(SOI)衬底区，该SOI衬底区包括横向布置在体硅区之间的至少两个绝缘体上硅区(112.1、112.2、114.1、112.3、112.4、114.2)，这些绝缘体上硅区在隐埋氧化物层(108.1、108.2)上方具有不同的结构化硅层厚度(t₂、t₃)；其中

-结构化硅层(110.1、110.2)的SOI区(112.1、112.2、114.1、112.3、112.4、114.2)被从前表面(104)延伸到隐埋氧化物层(108.1、108.2)的相应第一沟槽隔离部(116.1、116.2、116.3、116.4)彼此电绝缘；

-结构化硅层(110.1、110.2)仅包括两种类型的SOI区(112.1、112.2、114.1、112.3、112.4、114.2)，即，至少一个第一SOI区(112.1、112.2、112.3、112.4)和至少一个第二SOI区(114.1、114.2)；

-第一SOI区(112.1、112.2、112.3、112.4)具有第一厚度，并且在厚度方向上从隐埋氧化物层(108.1、108.2)延伸到第一厚度水平，该第一厚度水平与体硅区(102)的前表面(104)处于同一平面内；并且其中

-第二SOI区(114.1、114.2)具有大于第一厚度(t₂)的第二厚度(t₃)，并从隐埋氧化物层(108.1、108.2)延伸到第二厚度水平，该第二厚度水平处于与体硅区(102)的前表面(104)不同的平面内，由此形成突出部。

2.如权利要求1所述的硅基多功能衬底(100)，其中所述结构化硅层(110.1、110.2)的第一SOI区(112.1、112.2、112.3、112.4)横向布置在第二SOI区(114.1、114.2)与体硅区(102)之间。

3.如权利要求2所述的硅基多功能衬底(100)，其中所述第一SOI区(112.1、112.2、112.3、112.4)的横向宽度(W₁)大于100纳米。

4.如前述权利要求中任一项所述的硅基多功能衬底(100)，其中所述第一SOI区(112.1、112.2、112.3、112.4)和所述体硅区(102)被第二沟槽隔离部(118.1、118.2、118.3、118.4)彼此电绝缘，该第二沟槽隔离部在深度方向(D)上从前表面(104)延伸到比隐埋氧化物层(108.1、108)的上边缘更深的深度水平。

5.如权利要求4所述的硅基多功能衬底(100)，其中所述第二沟槽隔离部(118.1、118.2、118.3、118.4)在体硅侧的横向宽度(W_STb)大于隐埋氧化物层的厚度与结构化硅层的最大厚度之和。

6.一种集成电路器件(200)，包括

-如前述权利要求中任一项所述的用于电子器件和光电子器件的单片集成的硅基多功能衬底(100)，其中

-有源或无源电子元件(202)布置在体硅区(102)上或体硅区(102)内，由此形成体电区，并且其中

-光学元件或光电子元件(204.1、204.2)布置在结构化硅层(110.1、110.2)的第二SOI区(114.1、114.2)上或该第二SOI区内，由此形成光SOI区。

7.如权利要求6所述的集成电路器件(200)，其中

-另外的有源电子元件(206.1、206.2)布置在第一SOI区(112.1、112.2、112.3、112.4)上或该第一SOI区内，由此形成电SOI区。