[发明专利]以氮化钛为主的保形薄膜及其形成方法

说明书

公开的技术大体上涉及形成以氮化钛为主的薄膜，且更特定来说，涉及以氮化钛为主的保形及平滑薄膜及其形成方法。在一个方面中，形成包括TiSiN或TiAlN中的一或两者的薄膜的方法包括在反应腔室中大于1托的压力下使半导体衬底暴露到一或多个气相沉积循环，其中多个所述气相沉积循环包括暴露到钛(Ti)前体、暴露到氮(N)前体及暴露到硅(Si)前体或铝(Al)前体中的一或两者。

技术领域

所公开的技术大体上涉及形成以氮化钛为主的薄膜，且更特定来说，涉及以氮化钛为主的保形及平滑薄膜。

背景技术

基于氮化钛(TiN)的薄膜已被广泛用于集成电路(IC)中的各种结构的制造。例如，TiN已用于扩散势垒、各种电极及金属化结构中。TiN在IC制造中的此广泛使用可归因于其结构、热及电性质。随着各种IC结构的尺寸缩小，TiN经形成于具有越来越小的尺寸及复杂形貌的特征上。例如，随着技术节点按比例调整到10nm节点且甚至更小，需要可保形地加衬里于具有小到几纳米的尺寸的高纵横比沟槽及通孔的薄膜(例如，扩散势垒)。尽管在IC产业中已使用例如物理气相沉积(PVD)及化学气相沉积(CVD)的技术来形成TiN扩散势垒，但对将沉积于较小沟槽或通孔中的TiN膜的保形性的经增加需求可最终限制其使用。另一方面，虽然已证实原子层沉积(ALD)用于TiN膜的保形沉积，但所述膜的一些电性质(例如，导电率)及物理性质(例如，表面粗糙度)相较于使用例如物理气相沉积(PVD)的其它方法形成的TiN膜可能较差。因此，需要用于形成用于IC制造中的相对于通过(例如)PVD及CVD形成的TiN膜具有优越性质(包含势垒特性、表面平滑度及阶梯覆盖率)的以TiN为主的膜的沉积方法。

发明内容

在一个方面中，一种形成扩散势垒的方法包括在反应腔室中的半导体衬底上形成包括TiSiN或TiAlN中的一或两者的薄膜。形成所述薄膜包括在所述反应腔室中的大于1托的压力下使所述半导体衬底暴露到多个气相沉积循环，其中所述气相沉积循环包括：在彼此不同的频率下暴露到钛(Ti)前体、暴露到氮(N)前体及暴露到硅(Si)前体或铝(Al)前体中的一或两者。所述半导体衬底包括表面形貌使得所述半导体衬底的暴露到所述一或多个气相沉积循环的表面积与对应未图案化的半导体衬底的表面积的比率超过2。

在另一方面中，一种形成扩散势垒的方法包括提供半导体衬底，所述半导体衬底包括形成于其上的多个沟槽或通孔，其中所述沟槽或通孔包括电介质侧壁表面及超过5的纵横比。所述方法进一步包括通过使所述半导体衬底暴露到多个气相沉积循环而用至少部分非晶的包括TiSiN或TiAlN中的一或两者的扩散势垒层加衬里于所述沟槽或通孔的表面，其中所述气相沉积循环包括：在不同频率下暴露到钛(Ti)前体、暴露到氮(N)前体及暴露到硅(Si)前体或铝(Al)前体中的一或两者。

在另一方面中，一种形成包括TiSiN或TiAlN中的一或两者的薄膜的方法包括在反应腔室中的大于5托的压力下使半导体衬底暴露到多个气相沉积循环，其中所述气相沉积循环包括：在不同频率下暴露到钛(Ti)前体、暴露到氮(N)前体及暴露到硅(Si)前体或铝(Al)前体中的一或两者。

在另一方面中，一种半导体结构包括半导体衬底，所述半导体衬底包括形成于其上的多个开口，其中所述开口包括电介质侧壁表面及超过5的纵横比。此外，所述半导体结构包括保形地加衬里于开口的表面的包括TiSiN或TiAlN中的一或两者的扩散势垒层，其中所述扩散势垒层至少部分非晶。

附图说明

现将通过非限制性实例参考附图描述本公开的实施例。

图1A到1D示意性地说明在不同生长模式下的薄膜的不同成核及生长机制。

图2是通过原子层沉积在具有形貌的硅衬底上生长的TiN层的横截面透射电子显微照片。

图3示意性地说明根据实施例的包括形成于半导体衬底上的包括TiSiN或TiAlN的薄膜的半导体结构的横截面视图。