[发明专利]用于保持连续时间线性均衡器的增益的电路和方法

说明书

偏置结构包括连接到第一NMOS晶体管和第二NMOS晶体管的栅极结构的参考电压节点、包括偏置电压的偏置电压节点、以及第一运算放大器，该第一运算放大器具有连接到参考电压的第一输入、连接到第一NMOS晶体管的漏极的第二输入以及连接到第一PMOS晶体管和第二PMOS晶体管的栅极结构的输出。偏置结构还包括第二运算放大器，其具有连接到参考电压的第一输入、连接到第二NMOS晶体管的漏极的第二输入、以及连接到第三NMOS晶体管和偏置电压节点的栅极结构的输出。第一NMOS晶体管匹配集成电路设备的差分对的晶体管。

相关申请的交叉引用

本申请要求于2020年11月16日提交的美国专利申请号17/099,183和于2019年12月6日提交的美国临时专利申请号62/944,817的权益，这些申请的公开内容通过引用整体并入本文。

技术领域

本申请一般地涉及数据接收器，并且更具体地涉及具有模拟均衡器的数据接收器。

背景技术

诸如可变增益放大器(VGA)和连续时间线性均衡器(CTLE)之类的差分信号处理电路接收特定频率相关增益并将其施加到输入差分信号以生成输出差分信号。通常在输入晶体管(例如，场效应晶体管(FET))的控制端子(例如，栅极)处接收输入差分信号，并且在输入晶体管的其他端子(例如，漏极)处生成输出差分信号。

差分信号的有效直流(DC)电压电平通常被称为共模电压。共模电压一般是差分信号的正负分量的电压电平之间的平均电压。共模电压影响差分信号被施加到的设备的工作点。如果共模电压发生变化，则设备的工作点会发生变化，这可能有不良后果。

在差分信号处理电路的上下文中，施加到输入晶体管的输入差分信号可能具有由于多种原因而变化的共模电压。由差分信号处理电路施加到输入差分信号的增益导致输出差分信号具有随输入差分信号的共模电压而变化的共模电压。此外，差分信号处理电路本身的工艺变化也可能导致共模电压变化。结果，输入晶体管受到变化的共模电压电平，这具有降低差分信号处理电路的增益和峰值控制的不利后果。另外，输出差分信号的变化的共模电压可能不利地影响差分信号处理电路下游的一个或多个设备的操作。

发明内容

根据一种实现，接收器电路包括：模拟均衡器，该模拟均衡器包括与第一电阻器并与第一电流源串联的第一晶体管；以及偏置电路，该偏置电路包括与第二电流源串联的第二晶体管，该偏置电路还包括在第二电流源和第三晶体管之间的第二电阻器、具有被耦合到第二晶体管的栅极的第一输入和被耦合到第三晶体管的源极的第二输入的第一运算放大器(op amp)、具有被耦合到第二晶体管的栅极的第三输入和被耦合到第二晶体管的漏极的第四输入的第二运算放大器，第二运算放大器的输出向第一电流源并向第二电流源提供栅极电压

根据一个实现，一种用于操作均衡器电路的方法包括：在具有被布置在电流镜的分开支路中的第一晶体管和第二晶体管的第一偏置电路处，维持第一晶体管的漏极电压和第二晶体管的漏极电压等于第一晶体管的栅极电压；由与电流镜的支路串联的第一电流源生成电流，其中第一电流源的栅极电压由第一运算放大器(op amp)提供，该第一运算放大器被设置在第一晶体管的栅极和第二晶体管的漏极之间；以及将栅极电压施加到均衡器电路内的第二电流源。

根据另一实现，一种半导体芯片包括：第一偏置电路，具有被布置在第一电流镜中的第一晶体管和第二晶体管，该第一偏置电路还具有被耦合到第一晶体管和第二晶体管的第一电流源，该第一偏置电路还具有第一运算放大器(op amp)，该第一运算放大器被耦合到第二晶体管的漏极和第一晶体管的栅极并且被耦合以将第一偏置电压输出到第一电流源的栅极；第二偏置电路，具有第二运算放大器，该第二运算放大器被耦合以将第二偏置电压输出到第三晶体管的栅极；以及均衡器电路，具有被布置在第二电流镜中的第四晶体管和第五晶体管，第四晶体管与第二电流源串联，第二电流镜通过第六晶体管被耦合到电源轨，其中第二电流源被耦合到第一偏置电压，并且其中第六晶体管被耦合到第二偏置电压。