[发明专利]用于促进腹部对腹部对齐的表面安装双密度QSFP连接器足迹的印刷电路板配置

说明书

一种电子设备包括印刷电路板(PCB)。PCB包括分别布置在PCB的顶表面和底表面的第一和第二网格(50)。每个网格包括多个足迹引脚(60)，以及穿过PCB延伸到顶表面和底表面的多个通孔(52)。每个足迹引脚(60)包括连接端(62)和与连接端(62)相反的自由端(64)。每个通孔(52)包括接触端(54)，该接触端位于网格之一处并且与足迹引脚之一的连接端(62)电接触，并且每个通孔(52)还包括非接触端(56)，该非接触端位于网格中的另一者处并且不与足迹引脚(60)中的任何一者电接触。第一和第二连接器被安装到PCB顶表面和底表面并且与第一和第二网格(50)的足迹引脚(60)相连接。

相关申请的交叉引用

本申请根据35 U.S.C.§119(e)要求2019年9月6日提交的标题为“Print CircuitBoard Configuration To Facilitate a Surface Mount Double Density QSFPConnector Footprint in a Belly-To-Belly Alignment”的美国临时专利申请序号62/896,619的优先权，该美国申请的公开内容通过引用被完全并入在此，用于所有目的。

技术领域

本公开涉及用于数据通信应用的印刷电路板上的网络接口模块连接。

背景技术

随着高速数据通信的增加，400千兆比特以太网(400Gigabit Ethernet，400GbE)面临着信令挑战。在当前的交换机系统中已采用了双密度四通道小外形参数可插拔(Double-Density Quad Small Form Factor Pluggable，QSFP-DD)设计，以提高容量和效率，其中电气接口采用了八条通道，这些通道操作高达53.125Gbps的脉冲幅度调制4级(Pulse-Amplitude Modulation 4-Level，PAM4)。然而，连接器的足迹布局设计仅限于在支持QSFP-DD模块的笼子/连接器系统中当前可从连接器厂商获得的单高度和堆叠式配置。希望解决关键信号完好性问题并且设计一种高密度、低串扰、超紧凑的足迹，以便实现400GbE数据通信和数据通信的未来路线图(超过400GbE)。

附图说明

图1A是用于电子设备的印刷电路板(PCB)的示意图，其中包括QSFP-DD表面安装连接器，这些连接器以腹部对腹部表面安装配置被布置在PCB的顶表面和底表面上，其中，根据一个示例实施例，PCB包括发送器(Tx)和接收器(Rx)表面触点/足迹引脚，用于与表面安装连接器的相应Tx和Rx连接器引脚相连接。

图1B是图1A的PCB的局部视图，描绘了与PCB分离的表面安装连接器，以示出用于与表面安装连接器的相应Tx和Rx连接器引脚相连接的(Tx)和接收器(Rx)表面触点/足迹引脚的底层网格。

图2A和图2B分别是图1A和图1B的PCB的顶表面和底表面处的通孔和触点排列或网格的视图，其中示出了Tx和Rx表面触点/足迹引脚和通孔，它们被配置为与相应的QSFP-DD表面安装连接器对齐并且连接。

图2C是图2A中描绘的网格中的表面触点/足迹引脚的局部放大视图。

图3A和图3B是图1A和图1B的设备的PCB的局部截面图，示出了QSFP-DD表面安装连接器的Tx和Rx表面安装技术(SMT)引脚的示例实施例，以及这种SMT引脚如何沿着PCB顶表面和底表面与相应的Tx和Rx足迹引脚相连接。

图4是一个示意图，示出了图1A和图1B的PCB的局部截面(沿着如图2A和图2B所示的通孔和足迹引脚排列的A-A线取得)和两个连接器的局部视图，这些连接器以如图1B所示的方式沿着PCB的顶表面和底表面连接。

图5A和图5B是分别与PCB顶表面和底表面相关联的示意图，根据一个示例实施例示出了Tx和Rx足迹引脚沿着PCB表面的电气/逃逸迹线连接(例如，布置在PCB的一个或多个层内)的路由。