[发明专利]小芯片集成的机器学习加速器

说明书

提供了用于执行机器学习操作的技术。所述技术包括：将第一小芯片的第一部分配置为高速缓存；经由所述第一部分执行高速缓存操作；将所述小芯片的所述第一部分的至少第一子部分配置为可直接访问的存储器；以及由所述第一小芯片内的机器学习加速器用所述第一子部分执行机器学习操作。

相关申请的交叉引用

本申请要求2019年7月22日提交的名称为“CHIPLET APPRO ACH FOR COUPLINGGPU WITH MACHINE LEARNING ACCE LERATION AT HIGH POWER EFFICIENCY”的美国临时申请号62/877,241的优先权权益，该申请以引用方式并入，如同在本文中充分地阐述。本申请要求2019年7月22日提交的名称为“HIGH BW IN TER-CONNECTED CHIPLETS AND GPU FORHIGH PERFORM ANCE GAMING AND MACHINE LEARNING WORKLOADS”的美国临时申请号62/877,249的优先权权益，该申请以引用方式并入，如同在本文中充分地阐述。本申请要求2020年7月20日提交的名称为“CHIPLET-INTEGRATED MACHINE LEARNING ACCELERAT ORS”的美国非临时申请号16/933,863的优先权权益，该申请以引用方式并入，如同在本文中充分地阐述。

背景技术

机器学习是迅速地发展的领域。用于机器学习操作(诸如训练和推断)的硬件正在不断地改善。

附图说明

可从结合附图以举例的方式给出的以下描述中获得更详细的理解，在附图中：

图1是可实现本公开的一个或多个特征的示例装置的框图；

图2示出了根据示例的图1的装置的细节；

图3是示出图2所示的图形处理流水线的附加细节的框图；

图4表示根据示例的APD的框图，示出了高速缓存/机器学习加速器小芯片；

图5示出了根据示例的高速缓存/机器学习加速器小芯片的细节；并且

图6是根据示例的用于用小芯片执行机器学习操作的方法的流程图。

具体实施方式

提供了用于执行机器学习操作的技术。所述技术包括：将第一小芯片的第一部分配置为高速缓存；经由所述第一部分执行高速缓存操作；将所述小芯片的所述第一部分的至少第一子部分配置为可直接访问的存储器；以及由所述第一小芯片内的机器学习加速器用所述第一子部分执行机器学习操作。

图1是可实现本公开的一个或多个特征的示例装置100的框图。装置100可以是例如计算机、游戏装置、手持式装置、机顶盒、电视机、移动电话、平板计算机或其他计算装置中的一者但不限于此。装置100包括处理器102、存储器104、存储设备106、一个或多个输入装置108，以及一个或多个输出装置110。装置100还包括一个或多个输入驱动器112和一个或多个输出驱动器114。输入驱动器112中的任一者体现为硬件、硬件和软件的组合、或软件，并且用于控制输入装置112的目的(例如，控制操作、从输入驱动器112接收输入以及向输入驱动器提供数据)。类似地，输出驱动器114中的任一者体现为硬件、硬件和软件的组合、或软件，并且用于控制输出装置的目的(例如，控制操作、从输出驱动器114接收输入以及向输出驱动器提供数据)。应理解，装置100可包括图1中未示出的附加部件。

在各种替代方案中，处理器102包括中央处理单元(CPU)、图形处理单元(GPU)、位于同一管芯上的CPU和GPU，或者一个或多个处理器核心，其中每个处理器核心可以是CPU或GPU。在各种替代方案中，存储器104与处理器102位于同一管芯上，或者与处理器102分开定位。存储器104包括易失性或非易失性存储器，例如随机存取存储器(RAM)、动态RAM或高速缓存。