[发明专利]基于非易失性存储器的紧凑型混合信号乘法累加引擎

权利要求书

1.一种在神经网络中执行乘法累加运算的方法，包括：

在布置在平铺列中的非易失性存储器元件的多个网络中：

以数字方式调节所述多个网络中的单独网络的等效电导以将每个单独网络的所述等效电导映射到所述神经网络内的单个权重，所述神经网络内的第一部分选集的权重被映射到所述平铺列中的所述网络的所述等效电导中，以使得能够通过混合信号计算来计算乘法和累加运算；

更新所述映射以选择第二部分选集的权重来计算另外的乘法和累加运算；并且

重复所述映射和所述计算运算，直到针对所述神经网络的计算完成。

2.根据权利要求1所述的方法，其中，所述选集的权重是以电导表示的二进制权重。

3.根据权利要求1所述的方法，还包括：使用所述非易失性存储器元件在所述神经网络中执行所述乘法和累加计算，并且将所述权重存储在所述非易失性存储器元件的外部。

4.根据权利要求3所述的方法，其中，非易失性存储器电阻能够操作来特别地执行所述乘法和累加计算。

5.根据权利要求1所述的方法，还包括：在模拟混合模式域中实施所述乘法和累加计算。

6.根据权利要求1所述的方法，还包括：从外部存储器流式传输所述权重。

7.根据权利要求6所述的方法，其中，所述外部存储器是动态随机存取存储器和伪静态随机存取存储器中的一者。

8.根据权利要求1所述的方法，还包括：通过模数转换器多路复用所述相应平铺列的输出。

9.根据权利要求1所述的方法，其中，神经元由多个平铺列构成。

10.根据权利要求1所述的方法，其中，所述乘法累加运算使用关联电子随机存取存储器(CeRAM)来执行。

11.一种用于在神经网络中执行乘法累加计算的架构，包括：

非易失性存储器元件的多个网络，所述非易失性存储器元件的多个网络布置在平铺列中；

逻辑，所述逻辑以数字方式调节所述多个网络中的单独网络的等效电导以将每个单独网络的所述等效电导映射到所述神经网络内的单个权重，所述神经网络内的第一部分选集的权重被映射到所述平铺列中的所述网络的所述等效电导中，以使得能够通过混合信号计算来计算乘法和累加运算；以及

逻辑，所述逻辑更新所述映射以选择第二部分选集的权重来计算另外的乘法和累加运算，并且重复所述映射和所述计算运算，直到针对所述神经网络的计算完成。

12.根据权利要求11所述的架构，还包括：多个晶体管和电阻器，所述多个晶体管和电阻器能够操作来选择多个权重作为以电导表示的二进制权重。

13.根据权利要求11所述的架构，其中，所述权重被存储在所述非易失性存储器元件的外部。

14.根据权利要求13所述的架构，其中，非易失性存储器电阻能够操作来特别地执行计算。

15.根据权利要求11所述的架构，其中，所述乘法累加在模拟混合模式域中实施。

16.根据权利要求11所述的架构，还包括：外部存储器，所述外部存储器设置在片外，其中多个权重从所述外部存储器进行访问。

17.根据权利要求16所述的架构，其中，所述外部存储器是动态随机存取存储器和伪静态随机存取存储器中的一者。

18.根据权利要求11所述的架构，还包括：模数转换器，所述模数转换器能够操作来多路复用所述相应列的输出。