[发明专利]半导体装置及电子设备在审
| 申请号: | 202080035144.4 | 申请日: | 2020-05-11 |
| 公开(公告)号: | CN113875152A | 公开(公告)日: | 2021-12-31 |
| 发明(设计)人: | 池田隆之;国武宽司;木村肇;马场晴之 | 申请(专利权)人: | 株式会社半导体能源研究所 |
| 主分类号: | H03F3/193 | 分类号: | H03F3/193;H03F3/21;H03F3/24;H04B1/38;H01L27/06;H01L29/24;H01L29/78;H01Q21/00 |
| 代理公司: | 中国贸促会专利商标事务所有限公司 11038 | 代理人: | 秦晨 |
| 地址: | 日本*** | 国省代码: | 暂无信息 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 半导体 装置 电子设备 | ||
1.一种半导体装置,包括:
第一晶体管;
第二晶体管;
第三晶体管;
电容;以及
功能元件,
其中,所述第一晶体管的源极及漏极中的一个与第一端子电连接,
所述第一晶体管的源极及漏极中的另一个与所述第二晶体管的源极及漏极中的一个电连接,
所述第一晶体管的栅极与第二端子电连接,
所述第二晶体管的源极及漏极中的另一个与第三端子电连接,
所述第二晶体管的源极及漏极中的所述另一个与所述功能元件电连接,
所述第三晶体管的源极及漏极中的一个与第四端子电连接,
所述第三晶体管的源极及漏极中的另一个与所述第二晶体管的栅极电连接,
所述第三晶体管的栅极与第五端子电连接,
所述电容设置于所述第三晶体管的源极及漏极中的所述另一个,
并且,所述第三晶体管的半导体层包含氧化物半导体。
2.根据权利要求1所述的半导体装置,
其中所述第二晶体管具有背栅极,
并且所述第一晶体管的栅极与所述背栅极电连接。
3.根据权利要求1或2所述的半导体装置,
其中所述功能元件包括电阻、恒流源或并联谐振电路。
4.根据权利要求1至3中任一项所述的半导体装置,
其中所述氧化物半导体包含In及Zn中的至少一个。
5.根据权利要求1至4中任一项所述的半导体装置,
其中所述第一至所述第三晶体管中的至少一个为多栅极晶体管。
6.根据权利要求1至5中任一项所述的半导体装置,
其中所述第一晶体管的半导体层包含氧化物半导体。
7.根据权利要求1至6中任一项所述的半导体装置,
其中所述第二晶体管的半导体层包含氧化物半导体。
8.根据权利要求1至7中任一项所述的半导体装置,
其中所述半导体装置与天线电连接。
9.一种电子设备,包括:
权利要求1至8中任一项所述的半导体装置;以及
扬声器、麦克风或二次电池。
10.一种半导体装置,包括:
第一层;
第二层;以及
第三层,
其中,所述第一层包括收发装置及信号处理装置,
所述第二层包括存储装置,
所述第三层包括天线阵列,
所述收发装置包括第四晶体管,
所述信号处理装置包括第五晶体管,
所述存储装置包括存储元件,
所述存储元件包括第六晶体管及电容,
所述第六晶体管在半导体层中包含氧化物半导体,
所述天线阵列包括多个天线,
并且,所述第一层与所述第三层包括隔着所述第二层彼此重叠的区域。
11.根据权利要求10所述的半导体装置,
其中所述第四晶体管为LDMOS-FET。
12.根据权利要求10或11所述的半导体装置,
其中所述第五晶体管为MOS-FET。
13.根据权利要求10至12中任一项所述的半导体装置,
其中所述氧化物半导体包含In及Zn中的至少一个。
14.根据权利要求10至13中任一项所述的半导体装置,
其中所述信号处理装置包括解调器及调制器。
15.根据权利要求10至14中任一项所述的半导体装置,
其中所述收发装置与所述天线阵列电连接。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于株式会社半导体能源研究所,未经株式会社半导体能源研究所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202080035144.4/1.html,转载请声明来源钻瓜专利网。





