[发明专利]控制流屏障以及可重构数据处理器

说明书

一种可重构数据处理器，包括被布置以执行数据处理操作的执行片段的处理单元阵列。控制屏障网络被耦合到阵列中的处理单元。控制屏障网络包括可配置为在控制屏障网络中形成信号路由的控制总线、以及具有连接到控制总线和处理单元阵列的输入和输出的多个控制屏障逻辑单元。多个逻辑单元中的逻辑单元可配置为消费输入上的源令牌和状态信号，并基于输入上的源令牌和状态信号产生输出上的屏障令牌。此外，逻辑单元还可以基于输入上的源令牌和状态信号产生用于处理单元阵列的使能信号。

相关申请的交叉引用

本申请要求于2019年5月9日提交的美国非临时专利申请No.16/407,675的优先权，该申请在此通过引用并入本文中。

技术领域

本技术涉及可重构架构(reconfigurable architecture)的配置，并且可以特别地应用到用于粗粒度可重构架构以及其他分布式执行系统的控制流程逻辑。

背景技术

可重构处理器，包括现场可编程门阵列(FPGA)，可以被配置为比使用执行计算机程序的通用处理器更有效地或更快地实现各种功能。所谓的粗粒度可重构架构(例如，CGRA)正在被开发，其中阵列中的可配置单元比在典型的、更细粒度的FPGA中所使用的更复杂，并且可以使得能够更快或更有效地执行各类功能。例如，CGRA已经被提出，其能够实现用于机器学习和人工智能工作负载的节能加速器，参见Prabhakar等人，“Plasticine:AReconfigurable Architecture for Parallel Patterns,”，ISCA’17，2017年7月24日-28日，多伦多，安大略省，加拿大。

在CGRA以及包括多个参与数据处理操作的处理单元的其他处理系统中，要在一个处理单元中执行的部分数据处理操作可能需要与正在跨系统分布的处理单元中执行的其他部分同步。例如，在下一个部分可以安全开始之前，可能需要完成数据处理操作的几个部分。因此，需要用于在处理系统的元件之间分配控制信号的技术。

为了最大化操作效率，以及能够在处理系统上的处理单元之间进行协调，需要有效管理控制信令的手段。

发明内容

描述了一种技术，其在数据处理系统的处理单元之间，包括在粗粒度可重构阵列处理器的可重构处理单元之间，使能有效的控制信令。

描述了一种处理系统，该系统包括被布置以执行数据处理操作的执行片段的处理单元阵列。阵列中的处理单元被布置以响应使能信号以使能由处理单元对执行片段的执行，并生成状态信号，状态信号可用于指示在处理单元中执行的执行片段的状态。控制屏障网络被耦合到阵列中的处理单元。控制屏障网络包括可配置为在控制屏障网络中形成信号路由的控制总线；以及多个控制屏障逻辑单元，该多个控制屏障逻辑单元具有连接到控制总线以及连接到处理单元的输入和输出。

控制屏障网络在可配置和可重构架构中是可配置的，以提供适合于支持在可配置单元(例如，包括粗粒度可重构阵列处理器中的可配置单元)阵列中的复杂的数据处理操作的信号路由。

控制屏障网络提供能力以登记或记录可以在配置数据中定义的、来自几个不同的源的入站令牌以及状态信号，并基于入站令牌和状态信号的特定的组合产生输出屏障令牌以及其他信号。本文中描述的示例足够灵活以通过将屏障分解为多个级来支持跨任意数目的源的控制屏障。

多个控制屏障逻辑单元中的逻辑单元可在本文描述的技术中配置为通过例如在输入上注册源令牌和状态信号来消费输入上的源令牌和状态信号。多个控制屏障逻辑单元中的逻辑单元可在本文描述的技术中可配置为基于消费的源令牌和状态信号产生输出上的屏障令牌。此外，逻辑单元可以基于源令牌和输入上的状态信号为处理单元阵列产生使能信号。