[发明专利]用于存储器内计算的双极全忆阻器电路有效
| 申请号: | 202080032752.X | 申请日: | 2020-03-06 |
| 公开(公告)号: | CN113811896B | 公开(公告)日: | 2022-12-09 |
| 发明(设计)人: | 易伟;乔斯·克鲁兹-阿尔布雷克特 | 申请(专利权)人: | HRL实验室有限责任公司 |
| 主分类号: | G06N3/063 | 分类号: | G06N3/063;G06N3/04 |
| 代理公司: | 北京银龙知识产权代理有限公司 11243 | 代理人: | 龚伟;王玉瑾 |
| 地址: | 美国加利*** | 国省代码: | 暂无信息 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 用于 存储器 计算 双极全忆阻器 电路 | ||
1.一种用于执行能量高效且高吞吐量乘法-累加算术点积运算和卷积计算的电路,包括:
二维交叉阵列,其包括多个行输入和具有多个列电路的至少一列,其中,每个列电路耦接到相应的行输入;
其中,每个相应列电路包括:
兴奋性忆阻器神经元电路,其具有耦接到相应行输入的输入,其中,所述兴奋性忆阻器神经元电路包括第一负差分电阻器件和第二负差分电阻器件;
第一突触电路,其耦接到所述兴奋性忆阻器神经元电路的输出,所述第一突触电路具有第一输出;
抑制性忆阻器神经元电路,其具有耦接到相应行输入的输入,其中,所述抑制性忆阻器神经元电路包括第三负差分电阻器件和第四负差分电阻器件;以及
第二突触电路,其耦接到所述抑制性忆阻器神经元电路的输出,所述第二突触电路具有第二输出;以及
输出忆阻器神经元电路,其耦接到每个列电路的第一输出和第二输出,所述输出忆阻器神经元电路具有输出。
2.根据权利要求1所述的电路,
其中,每个第一突触电路和每个第二突触电路包括无源忆阻器突触电路。
3.根据权利要求1所述的电路,
其中,每个相应的兴奋性忆阻器神经元电路和耦接到所述相应的兴奋性忆阻器神经元电路的相应的第一突触电路具有正卷积权重或零卷积权重;并且
其中,每个相应的抑制性忆阻器神经元电路和耦接到所述相应的抑制性忆阻器神经元电路的相应的第二突触电路具有负卷积权重。
4.根据权利要求1所述的电路,其中,每个相应的兴奋性忆阻器神经元电路包括:
所述第一负差分电阻器件,其利用第一电压源发生偏置;
所述第二负差分电阻器件,其利用第二电压源发生偏置,其中,所述第一电压源和所述第二电压源极性相反;
第一电容器,其耦接到地电位且耦接到所述第一负差分电阻器件的第一节点;
第一负载电阻器,其耦接在所述兴奋性有源忆阻器神经元电路或自兴奋性有源忆阻器输出神经元电路的输入节点与所述第一电容器之间;
第二电容器,其耦接到地电位;以及
第二负载电阻器,其耦接于所述第一电容器与所述第二电容器之间,且耦接至所述第二负差分电阻器件的第一节点;
其中,所述第二负差分电阻器件的第一节点形成所述兴奋性有源忆阻器神经元电路或所述自兴奋性有源忆阻器输出神经元电路的输出节点;
其中,所述第一电压源是负电压源;并且
其中,所述第二电压源是正电压源。
5.根据权利要求4所述的电路,所述电路还包括:
第三负载电阻器,其耦接于所述第一电容器与所述第一负差分电阻器件的所述第一节点之间;以及
第四负载电阻器,其耦接于所述第二电容器与所述第二负差分电阻器件的第一节点之间。
6.根据权利要求4所述的电路,其中:
所述第一负差分电阻器件和所述第二负差分电阻器件中的至少一个包括二氧化钒层。
7.根据权利要求4所述的电路,其中:
所述第一电压源和所述第二电压源被配置为使所述第一负差分电阻器件和所述第二负差分电阻器件接近其各自的莫特绝缘体到金属的转变。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于HRL实验室有限责任公司,未经HRL实验室有限责任公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202080032752.X/1.html,转载请声明来源钻瓜专利网。





