[发明专利]实现宽带和高效的5G发射机的带符号的RFDAC架构

说明书

射频数模转换器(RFDAC)电路包括RFDAC阵列电路，其包括布置成多个段的单元阵列。多个段中的每个段被配置为处理输入数据信号。RFDAC阵列电路被配置为：基于激活多个段中的一组段，从而形成一组活跃段，来处理输入数据，以及当输入数据的符号改变时，停用该组活跃段中的部分活跃段，并激活RFDAC阵列电路内的符号改变段。符号改变段包括RFDAC阵列电路的多个段内的与该组活跃段不同的段。

相关申请的交叉引用

本申请要求于2019年3月26日提交的美国申请号16/364,891的优先权，其内容通过引用整体并入。

技术领域

本公开涉及射频数模转换器(RFDAC)，尤其涉及用于在RFDAC中支持干净的符号改变的系统和方法。

背景技术

随着无线网络的激增，需要能够支持各种通信标准(包括蓝牙、WLAN、GSM/EDGE、WCDMA、3GPP蜂窝的4G和5G)的更紧凑、低成本、功率高效的发射机。高速数据转换器，例如RFDAC，是支持所有当前多模式和多频段通信标准的射频(RF)发射机的不可或缺的一部分。最近的技术进步使高速数据转换器上的时钟频率能够移动到越来越高的频率。为了支持先进的RF发射机，例如5G发射机，RFDAC的效率和分辨率必须很高。

附图说明

以下将仅通过示例的方式描述电路、装置和/或方法的一些示例。在上下文中，将参照附图。

图1示出了根据本公开的一个实施例的示例性射频数模转换器(RFDAC)电路的简化框图。

图2示出了根据本公开的一个实施例的RFDAC电路的简化框图。

图3a示出了根据本公开的一个实施例的RFDAC阵列电路内的RFDAC单元的简化框图，该RFDAC阵列电路包括两个相等的半部，由相对于彼此相移了的(本地振荡器)LO信号驱动。

图3b和图3c分别示出了根据本公开的一个实施例的RFDAC单元的左半电路和右半电路对于正输入数据和负输入数据的切换的时间顺序。

图4示出了根据本公开的一个实施例的与RFDAC阵列电路关联的时序图，该图示出了两个可能的符号改变事件，其中发生接触LO转变。

图5a-5d示出了根据本公开的一个实施例的在符号改变的事件期间与RFDAC阵列电路关联的RFDAC阵列单元的激活，其示出了干净的符号改变的概念。

图6描绘了根据本公开的一个实施例的与图5a-5d的RFDAC阵列电路的部分活跃段关联的符号切换的时序图。

图7示出了根据本公开的一个实施例的被配置为支持正交(IQ)操作的RFDAC阵列电路。

图8a-8d描绘了根据本公开的一个实施例的与RFDAC阵列电路中的I相或Q相输入数据关联的符号切换过程的一种可能的实际实现方式。

图9示出了根据本公开的一个实施例的支持符号改变控制数据信号的RFDAC单元的可能的实现方式。

图10a示出了根据本公开的另一实施例的支持符号改变控制数据信号的RFDAC阵列电路的可能的实现方式。

图10b-10c示出了根据本公开的一个实施例的用于图10a中的实施例的在符号改变期间的单元激活的示例。

图11a示出了根据本公开的一个实施例的描绘符号改变控制数据信号的生成的时序图。

图11b示出了根据本公开的一个实施例的支持如图11a中所示的控制信号的RFDAC单元的可能的实现方式。

图11c示出了根据本公开的一个实施例的支持如图11a中所示的符号改变控制数据信号的生成的原理的RFDAC阵列电路的可能的实现方式。