[发明专利]用于图像传感器的模数转换器

权利要求书

1.一种用于图像传感器的模数转换器，包括：

-计数器电路(110)，其具有施加时钟信号(CLK)的计数器控制连接(C110)和响应于所述计数器电路(110)的计数器状态生成相应计数器位(CNT0、CNT1、……、CNTN-1)的多个计数器输出连接(O110a、O110b、……、O110n)，

-存储电路(130)，其包括多个存储单元(140a、140b、……、140n)，其中，所述存储单元(140a、140b、……、140n)的相应之一连接到计数器输出连接(O110a、O110b、……、O110n)的相应之一，用于响应于所述相应计数器位(CNT0、CNT1、……、CNTN-1)来存储相应存储状态，

-比较器电路(150)，其用于响应于输入信号(Vin)与参考信号(Vramp)的比较来生成比较信号(COMP)的电平，

-同步电路(160)，其用于施加所述比较信号(COMP)和时钟信号(CLK)并生成用于控制在所述各个存储单元(140a、140b、……、140n)中相应存储状态的存储的写控制信号(WRITE)，

-其中，所述计数器电路(110)配置为当所述时钟信号(CLK)的周期(CY)的第一边沿(E1)被施加到所述计数器电路(110)的计数器控制连接(C110)时，改变所述计数器状态，

-其中，所述同步电路(160)配置为当所述时钟信号(CLK)的周期(CY)的第一边沿(E1)之后的所述时钟信号(CLK)的周期(CY)的第二边沿(E2)被施加到所述同步电路(160)时，响应于所述比较信号(COMP)的电平来生成写控制信号(WRITE)。

2.根据权利要求1所述的模数转换器，其中，所述同步电路(160)配置为生成迟于所述时钟信号(CLK)的周期(CY)的第二边沿(E2)但在所述时钟信号(CLK)的周期(CY)之后的时钟信号(CLK)的之后的周期(CY’)的第一边沿(E1’)之前的写控制信号(WRITE)。

3.根据权利要求1或2所述的模数转换器，其中，所述计数器电路(110)配置为纹波计数器电路。

4.根据权利要求1至3中任一项所述的模数转换器，其中，当所述写控制信号(WRITE)被施加到相应存储单元(140a、140b、……、140n)时，相应存储状态被存储在相应存储单元(140a、140b、……、140n)中。

5.根据权利要求1至3中任一项所述的模数转换器，

-其中，所述计数器电路(110)包括第一计数器电路部分(111)和至少第二计数器电路部分(112)，

-其中，所述第一计数器电路部分(111)具有所述计数器输出连接的第一部分(O110a、……、O110x-1)，所述第一计数器电路部分(111)配置为在所述计数器输出连接的第一部分(O110a、……、O110x-1)的相应计数器输出连接处生成相应最低有效位(CNT0、……、CNTX-1)，

-其中，所述第二计数器电路部分(112)具有计数器输出连接的第二部分(O110x、……、O110n)，所述第二计数器电路部分(112)配置为在所述计数器输出连接的第二部分(O110x、……、O110n)的相应计数器输出连接处生成相应最高有效位(CNTX、……、CNTN-1)。

6.根据权利要求5所述的模数转换器，

-其中，所述第一计数器电路部分(111)配置为异步纹波计数器，并且

-其中，所述第二计数器电路部分(112)配置为同步纹波计数器。