[发明专利]具有非对称沟槽氧化物的碳化硅MOSFET结构

说明书

在此描述了一种基于碳化硅(SiC)的功率半导体器件，包括：第一导电类型的漏极区域；设置在漏极区域上方的第一导电类型的漂移区域，其具有比所述漏极区域的掺杂浓度更低的掺杂浓度；设置在漂移区域上的第二导电类型的本体区域，第二导电类型与第一导电类型相反；第一导电类型的接触区域，设其置在所述本体区域内；源极欧姆接触，其设置在源极区域上方；和与源极区域、本体区域和漂移区域接触的一个或多个沟槽栅极区域。一个或多个沟槽栅极区域中的每个均被构造成在源极区域和漂移区域之间的本体区域中形成沟道区域。至少一个沟槽栅极区域包括：两个竖直侧壁和位于两个竖直侧壁之间的底表面；以及沿着竖直侧壁和底比表面的绝缘层。绝缘层包括不同厚度，使得绝缘层在竖直侧壁中的一个竖直侧壁的包括沟道区域的部分处比在另一竖直侧壁和所述沟槽的底部处更薄。

技术领域

本发明涉及一种基于碳化硅(SiC)的半导体器件，具体地但不受限地涉及一种基于SiC的功率金属氧化物半导体场效应晶体管(MOSFET)。

背景技术

由于碳化硅材料具有高电场强度，因此通常在维持所需的最大电压之前在沟槽底部和拐角处防止过早击穿非常重要。

US 2012/0037920描述了一种SiC MOSFET，其在每个沟槽的一侧具有深p+植入并且向下延伸到沟槽底部区域的一部分并在该部分下方延伸。延伸的深p+区域保护薄栅氧化物层免受高电场的影响。然而，利用高能植入在SiC中形成非常深的结是昂贵的，并且会在器件中产生缺陷。

“具有独特电场限制结构的沟槽型SiC-MOSFET”(ISCRM 2019)提出了两个p+植入的组合，以在沟槽底部下方形成接地p+区域，以屏蔽薄栅氧化物层免受高电场的影响。这使用了多个p+植入，增加了器件成本。

“具有超低Ron的高性能SiC沟槽器件”(2011年国际电子器件会议)描述了一种双沟槽结构，其中每个有源沟沟槽栅极氧化物层通过两个相邻接地深p+沟槽屏蔽高电场的影响。这种设计是区域低效的。

可在US 6180958、US 8748976和US 8507978中发现其它基于碳化硅的功率器件。

发明内容

根据本发明的一个方面，提供了一种基于碳化硅(SiC)的功率半导体器件，包括：

第一导电类型的漏极区域；

第一导电类型的漂移区域，其设置在所述漏极区域上，所述漂移区域与所述漏极区域的掺杂浓度相比具有更低掺杂浓度；

第二导电类型的本体区域，其设置在所述漂移区域上方，所述第二导电类型与所述第一导电类型相反；

第一导电类型的接触区域，其设置在所述本体区域内；

源极欧姆接触，其设置在源极区域上；以及

一个或多个沟槽栅极区域，其与所述源极区域、所述本体区域和所述漂移区域接触，其中所述一个或多个沟槽栅极区域中的每一个被构造成在所述源极区域和所述漂移区域之间的本体区域中形成沟道区域，其中至少一个沟槽栅极区域包括：

两个竖直侧壁以及位于所述两个竖直侧壁之间的底表面；以及

沿着所述竖直侧壁和所述底表面的绝缘层，其中，所述绝缘层包括不同厚度，使得所述绝缘层在所述竖直侧壁中的一个侧壁的包括所述沟道区域的部分处比在另一竖直侧壁和沟槽底部处更薄。

第一导电类型的接触区域可具有比第一导电类型的漂移区域和第二导电类型的本体区域更高的掺杂浓度。