[发明专利]具有小页面缓冲器的用于高带宽操作的交叉点存储器架构

权利要求书

1.一种装置，包括：

库(Bank0…Bank15)中的交叉点阵列组的第一集合(Set(0))，交叉点阵列组的所述第一集合中的每个组(G0,G1…G255,G0(0)-G255(0),G0(1)-G255(1),G0(M-1)-G255(M-1))包括第一组解码器(210,GDec0-GDec255,GDec0(0)-GDec255(0),GDec0(1)-GDec255(1),GDec0(M-1)-GDec255(M-1))和选定交叉点阵列(X0-X3,X0(0)-X255(0)，并且每个选定交叉点阵列包括非易失性存储器单元(M00,M01,M02和M03；M10,M11,M12和M13；M20,M21,M22和M23；M30,M31,M32和M33)；

对于交叉点阵列组的所述第一集合中的每个组中的每个选定交叉点阵列，连接到所述第一组解码器的行解码器(211,221,231,241)和列解码器(213,223,233,243)，连接到所述行解码器和所述选定交叉点阵列的非易失性存储器单元的字线(212,222,232,242)，以及连接到所述列解码器和所述选定交叉点阵列的所述非易失性存储器单元的位线(214,224,234,244)，所述字线包括连接到第一选定存储器单元的选定字线(WL2)，并且所述位线包括连接到所述第一选定存储器单元的选定位线(BL0)；和

控制器(120)，所述控制器连接到每个第一组解码器，为了读取每个第一选定存储器单元，所述控制器被配置为：

向所述第一组解码器发出激活命令、行地址和交叉点阵列地址，从而配置所述选定交叉点阵列的所述行解码器以将字线读取电压传递到所述选定字线，所述选定交叉点阵列由所述交叉点阵列地址识别，并且所述选定字线由所述行地址识别；以及

向所述第一组解码器发出第一读取命令和第一列地址，从而配置所述选定交叉点阵列的所述列解码器以将位线读取电压传递到所述选定位线，所述选定位线由所述第一列地址识别。

2.根据权利要求1所述的装置，所述装置还包括：

页面缓冲器(130)，所述页面缓冲器被配置为并行地接收与所述第一读取命令结合的来自每个第一选定存储器单元的一位数据。

3.根据权利要求1或2所述的装置，其中对于交叉点阵列组的所述第一集合中的每个选定交叉点阵列，为了执行对连接到所述选定字线和第二选定位线的第二选定存储器单元的读取，所述控制器被配置为：

向所述第一组解码器发出第二读取命令和第二列地址，从而配置所述列解码器以将位线读取电压传递到所述第二选定位线，所述第二选定位线由所述第二列地址识别。

4.根据权利要求3所述的装置，还包括：

页面缓冲器(130)，所述页面缓冲器被配置为并行地接收与所述第一读取命令结合的来自交叉点阵列组的所述第一集合的每个组的所述第一选定存储器单元的一位数据以用于由所述控制器读出，并且随后并行地接收与所述第二读取命令结合的来自交叉点阵列组的所述第一集合的每个组的所述第二选定存储器单元的一位数据以用于由所述控制器读出。

5.根据权利要求3或4所述的装置，其中对于交叉点阵列组的所述第一集合中的每个选定交叉点阵列：

在读取所述第一选定存储器单元之后，所述选定交叉点阵列的所述行解码器保持其配置以将所述字线读取电压传递到所述选定字线，至少直到读取所述第二选定存储器单元之后，其中所述控制器不向交叉点阵列组的所述第一集合发出另一个激活命令。

6.根据权利要求3至5中任一项所述的装置，其中对于交叉点阵列组的所述第一集合中的每个选定交叉点阵列：

在读取所述第一选定存储器单元之后，所述选定交叉点阵列的所述行解码器保持其配置以将所述字线读取电压传递到所述选定字线，至少直到读取所述第二选定存储器单元之后，其中所述控制器不向交叉点阵列组的所述第一集合重新发出所述行地址。