[发明专利]具有用于源选择栅极线的隔离结构的三维存储器件及用于形成其的方法

权利要求书

1.一种三维(3D)存储器件，包括：

衬底；

位于所述衬底上的包括多个交织的导体层和电介质层的存储堆叠层，所述导体层中朝向所述衬底的最外面的导体层是源选择栅极线(SSG)；

各自垂直地延伸穿过所述存储堆叠层的多个沟道结构；以及

各自在平面图中围绕所述沟道结构中的至少一个沟道结构以便将所述SSG与所述至少一个沟道结构分隔开的一个或多个隔离结构。

2.根据权利要求1所述的3D存储器件，其中，所述多个沟道结构在所述平面图中被安排在核心阵列区和边缘区中，并且所述至少一个沟道结构被安排在所述边缘区中。

3.根据权利要求2所述的3D存储器件，其中，所述存储堆叠层包括阶梯结构，所述边缘区在横向上位于所述阶梯结构与所述核心阵列区之间，并且所述至少一个沟道结构被安排在所述平面图中与所述阶梯结构相邻的最外面的列中。

4.根据权利要求2或3所述的3D存储器件，其中，所述至少一个沟道结构的横向尺寸大于被安排在所述核心阵列区中的所述沟道结构的横向尺寸。

5.根据权利要求1-4中的任一项所述的3D存储器件，其中，所述SSG与所述至少一个沟道结构之间的横向距离在大约40nm到大约80nm之间。

6.根据权利要求1-5中的任一项所述的3D存储器件，其中，所述沟道结构中的每个沟道结构包括位于朝向所述衬底的一端处的半导体插塞。

7.根据权利要求6所述的3D存储器件，其中，所述一个或多个隔离结构中的一个隔离结构在横向上位于所述SSG与所述至少一个沟道结构的所述半导体插塞之间。

8.根据权利要求1-7中的任一项所述的3D存储器件，其中，所述一个或多个隔离结构中的每个隔离结构围绕所述至少一个沟道结构中的相应沟道结构。

9.根据权利要求1-7中的任一项所述的3D存储器件，其中，所述一个或多个隔离结构中的一个隔离结构围绕所述至少一个沟道结构中的多个沟道结构。

10.根据权利要求1-9中的任一项所述的3D存储器件，其中，所述一个或多个隔离结构包括电介质。

11.根据权利要求1-10中的任一项所述的3D存储器件，还包括与所述一个或多个隔离结构共面的SSG切口。

12.一种三维(3D)存储器件，包括：

在平面图中被安排在核心阵列区和边缘区中的多个沟道结构；以及

在横向上跨所述核心阵列区和所述边缘区延伸的源选择栅极线(SSG)，

其中，所述核心阵列区中的所述沟道结构中的至少一个沟道结构与所述SSG接触，并且所述边缘区中的所述沟道结构中的至少一个沟道结构是与所述SSG隔开的。

13.根据权利要求12所述的3D存储器件，还包括在所述边缘区中垂直地延伸穿过所述SSG的一个或多个隔离结构，其中，所述边缘区中的所述至少一个沟道结构与所述一个或多个隔离结构接触。

14.根据权利要求13所述的3D存储器件，其中

所述沟道结构中的每个沟道结构包括位于其一端处的半导体插塞；

所述核心阵列区中的所述至少一个沟道结构的所述半导体插塞与所述SSG接触；并且

所述边缘区中的所述至少一个沟道结构的所述半导体插塞与所述隔离结构中的相应隔离结构接触。

15.根据权利要求13或14所述的3D存储器件，其中，所述一个或多个隔离结构中的每个隔离结构在所述平面图中围绕所述边缘区中的所述至少一个沟道结构中的相应沟道结构。