[发明专利]闪速存储器设备

说明书

本公开内容的各方面提供半导体存储设备。半导体存储设备包括存储单元阵列和与该存储单元阵列耦合的外围电路。存储单元阵列包括多个存储单元。外围电路包括可编程逻辑电路，该可编程逻辑电路被配置为在半导体存储设备上电之后执行逻辑功能。

技术领域

本申请描述通常涉及半导体存储设备的实施例。

背景技术

半导体存储设备可以分类为易失性存储设备和非易失性存储设备。在电源关闭时，易失性存储设备会丢失数据。即使电源断开，非易失性存储设备也可以保持所存储的数据。为了实现较高的数据存储密度，半导体制造商开发了诸如三维(3D)NAND闪速存储器技术等等的垂直设备技术。3D NAND闪速存储器设备是一种非易失性存储设备。

发明内容

本公开内容的各方面提供一种半导体存储设备。半导体存储设备包括存储单元阵列以及与存储单元阵列耦合的外围电路。存储单元阵列包括多个存储单元。外围电路包括可编程逻辑电路，所述可编程逻辑电路被配置为在半导体存储设备上电之后执行逻辑功能。

在一些实施例中，存储单元阵列包括非易失性存储单元，所述非易失性存储单元存储用于配置可编程逻辑电路的配置信息。在一实施例中，外围电路在半导体存储设备上电时，从存储单元阵列加载配置信息，以及根据配置信息来配置可编程逻辑电路。在一些示例中，用于配置可编程逻辑电路的配置信息是存储在存储单元阵列的初始化分区中的。初始化分区中的信息是响应于对半导体存储设备的上电而被读取的。

在一些实施例中，可编程逻辑电路至少包括用于多个逻辑输入的查找表。查找表包括将逻辑输入的二进制组合分别与随机存取存储单元相关联的条目。在一些示例中，外围电路被配置为在半导体存储设备上电时，根据配置信息将值存储到随机存取存储单元中。

在一实施例中，可编程逻辑电路被配置为执行对用于存储单元阵列的字线偏置设置的确定。在另一实施例中，可编程逻辑电路被配置为执行对用于编程/擦除/读取存储单元阵列的电压电平的计算。在另一实施例中，可编程逻辑电路被配置为执行内置自测(BIST)功能。在另一实施例中，可编程逻辑电路被配置为执行错误检测和纠正功能。在另一实施例中，可编程逻辑电路被配置为执行在文件系统与存储单元阵列之间的地址转换。

在一些实施例中，存储单元阵列是布置在第一管芯上的，以及外围电路是布置在与第一管芯导电地耦合的第二管芯上的。

在一些实施例中，外围电路被配置为从在半导体存储设备外部的源接收配置信号，以及根据配置信号来配置可编程逻辑电路。

本公开内容的各方面提供一种用于形成半导体存储设备的方法。在一些实施例中，该方法包括：确定用于可编程逻辑电路的逻辑功能，所述可编程逻辑电路是布置在用于半导体存储设备中的存储单元阵列的外围电路中的。存储单元阵列包括非易失性存储单元。进一步地，该方法还包括：确定用于配置可编程逻辑电路以执行逻辑功能的配置信息，以及将配置信息存储在非易失性存储单元中。所述配置信息用于当导体存储设备上电时配置可编程逻辑电路。

本公开内容的各方面提供一种用于使用半导体存储设备的方法。该方法包括：接收用于配置可编程逻辑电路的配置信息，所述可编程逻辑电路是布置在半导体存储设备中的存储单元阵列的外围电路中的。存储单元阵列包括非易失性存储单元。该方法还包括：将配置信息存储在非易失性存储单元中。所述配置信息用于当半导体存储设备上电时配置可编程逻辑电路。

附图说明

本公开内容的各方面是当结合附图阅读时根据以下的详细描述最好地理解的。要注意的是，根据行业中的标准实践，未按比例来绘制各种特征。实际上，为了清楚论述起见，可以任意地增加或减小各种特征的尺寸。

图1示出根据本公开内容的一些实施例的半导体存储设备的方块图。

图2示出根据本公开内容的一些实施例的半导体存储设备的横截面视图和存储单元串的示意性符号。