[发明专利]半导体装置及其制造方法

说明书

本公开提供一种半导体装置及其制造方法。所述半导体装置包含衬底、安置于所述衬底上的III‑V族层、安置于所述III‑V族层上的电介质层，以及从所述电介质层延伸到所述衬底的倾斜侧壁。其中所述衬底包括与所述倾斜侧壁相对地朝向的相对粗糙表面。

技术领域

本公开涉及半导体装置及其制造方法，且更具体地说涉及具有III-V族层的半导体装置。

背景技术

包含直接带隙半导体材料(例如，III-V族材料或III-V族化合物(类别：III-V化合物))的半导体组件可归因于其性质而在各种条件下(例如，在不同电压及频率下)操作。

此半导体组件可包含异质结双极晶体管(HBT)、异质结场效应晶体管(HFET)、高电子迁移率晶体管(HEMT)、经调制掺杂FET(MODFET)等。

氮化镓(GaN)是氮与镓的化合物，且是可用于制造III-V半导体组件的III-V材料。III-V半导体组件可在饱和电子速度、高电子迁移率等方面具有较好的电子特性。

发明内容

在本公开的一些实施例中，提供一种半导体装置。所述半导体装置包含衬底、安置于衬底上的III-V族层、安置于III-V族层上的电介质层，以及从电介质层延伸到衬底的倾斜侧壁。其中，所述衬底包括与倾斜侧壁相对的相对粗糙表面。

在本公开的一些实施例中，提供一种半导体结构。所述半导体结构包括衬底；安置于衬底上的III-V族层；以及安置于III-V族层上的电介质层。所述半导体结构包括第一侧壁，其从电介质层延伸到衬底中；以及第二侧壁，其与所述第一侧壁相对安置且从电介质层延伸到衬底中，其中所述第一侧壁和所述第二侧壁限定凹槽。

在本公开的一些实施例中，提供一种用于制造半导体装置的方法。所述方法包含提供具有衬底、III-V族层和电介质层的半导体结构。所述方法包含形成从电介质层延伸到衬底的凹槽，以及形成覆盖电介质层和凹槽的金属层。所述方法包含在金属层上形成光致抗蚀剂层。所述方法包含对光致抗蚀剂层执行第一光刻工艺和第二光刻工艺。第一光刻工艺的对焦设置不同于第二光刻工艺的对焦设置。

附图说明

当结合附图阅读时，从以下具体实施方式容易理解本公开的各方面。应注意，各种特征可能未按比例绘制。实际上，各种特征的尺寸可能出于论述的清楚起见而任意增大或减小。

图1A是根据本公开的某些实施例的半导体晶片的一部分的简化示意横截面图。

图1B是根据本公开的某些实施例的半导体晶片的一部分的简化示意横截面图。

图1C是根据本公开的某些实施例的半导体晶片的一部分的简化示意横截面图。

图2A、图2B、图2C、图2D、图2E、图2F、图2G和图2H示出根据本公开的一些实施例的制造半导体结构的方法。

图2A、图2B、图2C、图2D、图2E、图2F、图2G、图2H、图2I-1和图2J-1示出根据本公开的一些实施例的制造半导体结构的方法。

图2A、图2B、图2C、图2D、图2E、图2F、图2G、图2H、图2I-2和图2J-2示出根据本公开的一些实施例的制造半导体结构的方法。

图3A展示根据本公开的某些实施例的包括多个半导体装置和预切割沟槽的晶片的一部分的平面图的简化示意图。

图3B是根据本公开的某些实施例的半导体晶片的一部分的简化示意横截面图。

图3C展示根据本公开的某些实施例的半导体装置的一部分。

图3D展示根据本公开的某些实施例的半导体装置的一部分。

图3E展示根据本公开的某些实施例的半导体装置的一部分。