[发明专利]用于在三维存储器件中形成沟道结构的方法在审
| 申请号: | 202080000437.9 | 申请日: | 2020-02-17 |
| 公开(公告)号: | CN111357110A | 公开(公告)日: | 2020-06-30 |
| 发明(设计)人: | 郑晓芬;朱宏斌;顾立勋;易汉威 | 申请(专利权)人: | 长江存储科技有限责任公司 |
| 主分类号: | H01L27/11556 | 分类号: | H01L27/11556;H01L27/11582 |
| 代理公司: | 北京永新同创知识产权代理有限公司 11376 | 代理人: | 张殿慧;刘健 |
| 地址: | 430223 湖北省武*** | 国省代码: | 湖北;42 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 用于 三维 存储 器件 形成 沟道 结构 方法 | ||
1.一种用于形成三维(3D)存储器件的方法,包括:
随后沿着沟道孔的侧壁和底部形成存储膜和牺牲层;
形成沿着所述沟道孔的所述侧壁覆盖所述牺牲层的部分的保护结构;
选择性地去除所述牺牲层中的在所述沟道孔的所述底部的未被所述保护结构覆盖的部分;以及
选择性地去除所述存储膜中的在所述沟道孔的所述底部的未被所述牺牲层的剩余部分覆盖的部分。
2.根据权利要求1所述的方法,其中,形成所述保护结构包括:
沿着所述沟道孔的所述侧壁和所述底部,在所述牺牲层之上沉积保护层;以及
在所述沟道孔的所述底部刻蚀所述保护层的部分以形成所述保护结构。
3.根据权利要求2所述的方法,其中,所述保护层和所述牺牲层包括不同的材料。
4.根据权利要求3所述的方法,其中,所述保护层包括电介质材料。
5.根据权利要求1-4中的任何一项所述的方法,其中,选择性地去除所述牺牲层的部分包括湿法刻蚀。
6.根据权利要求1-5中的任何一项所述的方法,其中,随后形成所述存储膜和所述牺牲层包括:
随后沿着所述沟道孔的所述侧壁和所述底部沉积阻隔层、存储层和隧穿层;以及
在所述隧穿层之上沉积所述牺牲层。
7.根据权利要求6所述的方法,其中:
所述阻隔层包括氧化硅,所述存储层包括氮化硅,以及所述隧穿层包括氧化硅;以及
所述牺牲层包括多晶硅。
8.根据权利要求6或7所述的方法,其中,选择性地去除所述存储膜的部分包括:随后刻蚀所述隧穿层中的未被所述牺牲层的剩余部分覆盖的部分、所述存储层中的未被所述牺牲层的剩余部分覆盖的部分、以及所述阻隔层中的未被所述牺牲层的剩余部分覆盖的部分。
9.根据权利要求8所述的方法,其中,所述刻蚀包括湿法刻蚀。
10.根据权利要求6-8中的任何一项所述的方法,其中,
所述保护结构与所述阻隔层、所述存储层和所述隧穿层中的至少一层包括相同的材料;以及
所述方法包括:同时地对包括所述相同的材料的所述保护结构与所述阻隔层、所述存储层和所述隧穿层中的所述至少一层进行刻蚀。
11.根据权利要求1-10中的任何一项所述的方法,还包括:
在所述形成所述存储膜之前,在所述沟道孔的所述底部形成半导体插塞,其中,所述半导体插塞的至少一部分是在去除所述存储膜中的在所述沟道孔的所述底部的部分之后暴露的。
12.根据权利要求11所述的方法,还包括:
在去除所述存储膜中的在所述沟道孔的所述底部的部分之后,去除所述牺牲层的剩余部分以暴露所述存储膜的剩余部分;以及
在所述存储膜的剩余部分之上并且与所述半导体插塞相接触来形成半导体沟道。
13.一种用于形成三维(3D)存储器件的方法,包括:
随后沿着沟道孔的侧壁和底部形成存储膜和牺牲层;
去除所述牺牲层中的在所述沟道孔的所述底部的部分,以暴露所述存储膜中的在所述沟道孔的所述底部的部分;以及
对所述存储膜中的在所述沟道孔的所述底部的未被所述牺牲层的剩余部分覆盖的部分进行湿法刻蚀。
14.根据权利要求13所述的方法,其中,随后形成所述存储膜和所述牺牲层包括:
随后沿着所述沟道孔的所述侧壁和所述底部沉积阻隔层、存储层和隧穿层;以及
在所述隧穿层之上沉积所述牺牲层。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于长江存储科技有限责任公司,未经长江存储科技有限责任公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202080000437.9/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的;包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的,或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的;包括有热磁组件的





