[实用新型]一种Fuse阻抗检测电路和芯片

说明书

本实用新型公开了一种Fuse阻抗检测电路，包括第一、第二、第三、第四、第五MOS管，第一、第二电阻，其中，第一、第二MOS管的源极相连，并与电源Vcc连接，第一、第二MOS管栅极相连，第一MOS管漏极连接其栅极、第四MOS管漏极，第三MOS管的漏极及其栅极和电源Vcc连接，第三MOS管源极连接第一电阻的一端，第一电阻另一端接地，第三MOS管栅极与第四MOS管栅极连接，第四MOS管源极连接第二电阻一端，第二电阻另一端接地；第四MOS管栅极还连接第五MOS管栅极，第五MOS管漏极连接第二MOS管漏极，在第五MOS管漏极和第二MOS管漏极之间，输出电压，第五MOS管源极连接Fuse的一端，Fuse另一端接地。本实用新型同时还保护一种芯片，能降低芯片的误判率。

技术领域

本实用新型属于芯片设计电路领域，更具体地说，涉及一种Fuse阻抗检测电路和芯片。

背景技术

在芯片的设计过程中需要通过修正(trim)对电路的精度进行校正，trim方法分为eprom(可擦编程只读存储器、Erasable Programmable Read Only Memory)、Fuse(熔线)两类，本实用新型针对的是Fuse类应用。

由于Fuse在未烧断时电阻近似为短路，阻抗非常小，但其烧断后阻抗最大可到100G欧，但由于ATE(Automatic Test Equipment，自动测试机)机台的寄生等原因，在芯片的批量生产中存在个别Fuse烧断后的阻抗在几十k欧到几M欧之间，传统的Fuse烧断结果检测电路如图1所示，当固定的电流流过Fuse产生特定的电压值，当Fuse未烧断时，该电压值低于特定的电压值；当Fuse烧断后阻抗足够大时，该电压值应高于特定的电压值。便于后续电路通过电压值判断Fuse是否有烧断。当固定的电流和Fuse烧断后的阻抗有较大偏差时，会导致后续电路不能正确判断Fuse是否有烧断。由于该固定的电流和Fuse的阻抗均偏差较大，这种方法存在的问题是容易导致烧断结果误判为失败，增加芯片的失效率。为了提高Fuse阻抗检测的准确率，业内提出了不少解决方案。

如申请公布日为2013年4月3日，申请公布号为CN103018561A，专利名称为一种芯片负性阻抗的检测电路和方法的中国专利提出了一种技术方案，通过在设置好频偏的待检测芯片的输入端和输出端之间串联可变的电阻及内阻小于该待检测芯片负性阻抗绝对值的检测晶振，给待检测芯片上电后，经过从小至大改变可变电阻阻值，当检测到待检测芯片从正常工作到不能正常工作时，记录下此时可变电阻的阻值，并利用检测晶振的内阻，得出该待检测芯片此时的负性阻抗，即精准的检测出该待检测芯片的驱动能力，进而选择最优的晶振，以提高系统后续运行的稳定性。

申请公布日为2020年2月25日，申请公布号为CN110837037A，专利名称为一种锂电池组保护板二次过压检测电路的中国专利提供了另一种技术方案，包括一控制模块；一模拟电池输出电路，所述模拟电池输出电路与所述控制模块相连接；一高速ADC采集电路，所述高速ADC采集电路与所述控制模块相连接；一可控限流功率电阻电路，所述可控限流功率电阻电路分别与所述模拟电池输出电路和控制模块相连接；一电压电流采集电路，所述电压电流采集电路分别与所述高速ADC采集电路和模拟电池输出电路相连接。该技术方案可通过触发Fuse的工作来判断Fuse是否正常。

不同于上述技术方案，本实用新型提供了另一种不同的用于检测Fuse阻抗的电路和芯片。

发明内容

1.要解决的问题

针对现有技术中芯片的检测过程中准确率低，进而造成芯片的失效率增加的问题，本实用新型提供一种Fuse阻抗检测电路和芯片。

2.技术方案