[实用新型]一种射频信号处理芯片的低噪声放大器电路

说明书

本实用新型公开了一种射频信号处理芯片的低噪声放大器电路，主要解决现有电路结构复杂、设计难度大，大大增加了芯片的面积和成本的问题。该低噪声放大器电路包括依次连接的输入匹配电路、带通滤波电路、高通滤波电路、信号放大电路、增益补偿电路和输出匹配电路。通过上述设计，本实用新型提高了电路的工作速度，同时降低了电路的功耗，简化了电路结构，电路整体复杂度降低，缩小了芯片面积，从而减低了芯片的成本。因此，适宜推广应用。

技术领域

本实用新型涉及射频信号处理芯片技术领域，具体地说，是涉及一种射频信号处理芯片的低噪声放大器电路。

背景技术

随着无线通信技术和社会的发展，基于射频识别RFID(Radio FrequencyIDentification)技术的识别系统，已广泛地应用于图书馆管理、门禁管理、食品安全溯源、物流管理和移动支付等多个领域中。

RFID技术的实现必不可少的是对于射频信号的处理，射频信号处理涉及滤波、放大等一系列过程。而低噪声放大器(LNA，Low Noise Amplifier)电路作为用于放大微弱信号的电子放大电路，通常在射频接收机前端用于放大由诸如天线的检测装置捕获的微弱信号，同时引入较小的噪声功率，以保证射频接收机的整体优良性能。

现有的低噪声放大器电路对于大多数射频信号处理芯片结构而言，其虽然能够获得较好的匹配及噪声性能，但由于要采用较多的电感，并且电路结构复杂、设计难度大，致使大大增加了芯片的面积和成本，因而，这种低噪声放大器结构的使用十分受限。

实用新型内容

本实用新型的目的在于提供一种射频信号处理芯片的低噪声放大器电路，主要解决现有电路结构复杂、设计难度大，大大增加了芯片的面积和成本的问题。

为实现上述目的，本实用新型采用的技术方案如下：

一种射频信号处理芯片的低噪声放大器电路，包括依次连接的输入匹配电路、带通滤波电路、高通滤波电路、信号放大电路、增益补偿电路和输出匹配电路；所述增益补偿电路包括栅极G与信号放大电路相连的PMOS管P1、漏极D与PMOS管P1的源极S相连的PMOS管P2，漏极D、栅极G分别对应与PMOS管P2的源极S、栅极G相连的NMOS管N1，栅极G互相连接后与PMOS管P2和NMOS管N1的栅极G相连的NMOS管N2、PMOS管P3，以及源极S与PMOS管P3的漏极D相连的PMOS管P4，其中，NMOS管N2的漏极D与PMOS管P3的源极S相连，NMOS管N2的栅极G与输出匹配电路相连。

进一步地，所述输入匹配电路包括依次串联的电感L1、电容C1、电感L2，连接于电感L1的一端并接地的电容C2，以及连接于电感L1和电容C2公共端的电容C3；其中，所述电容C3与电感L2相连一端与带通滤波电路相连，电感L2的另一端接地。

进一步地，所述带通滤波电路包括与电容C1和电感L2的公共端相连的电阻R1，与电阻R1的另一端相连的电容C4、电阻R2，反相输入端与电阻R2的另一端相连且正相输入端接入基准电压Vref的运算放大器OP1，以及并联后一端两端分别连接于运算放大器OP1的反相输入端和输出端的电容C5、电阻R3；其中，运算放大器OP1的输出端与高通滤波电路相连。

进一步地，所述高通滤波电路包括与运算放大器OP1的输出端相连的电容C6，正相输入端与电容C6的另一端相连的运算放大器OP2，一端与运算放大器OP2的正相输入端相连且另一端接地的电阻R4，一端与运算放大器OP2的反相输入端相连且另一端接入的电阻R5，以及两端分别连接于运算放大器OP2的反相输入端和输出端的电阻R6；其中，运算放大器OP2的输出端与信号放大电路相连。