[实用新型]基于毫秒级时间同步技术的桥梁数据基站

权利要求书

1.一种基于毫秒级时间同步技术的桥梁数据基站，其特征在于，包括MCU控制电路、用于缓存数据的SD卡接口电路、用于实现数据基站与远程服务器的数据通讯的4G通讯电路、用于实现所述MCU控制电路与位移传感器进行通讯的RS485通讯电路、用于同步所述位移传感器的时间同步电路以及为所述MCU控制电路、所述SD卡接口电路、所述4G通讯电路、所述RS485通讯电路和所述时间同步电路提供电源的电源管理电路，所述MCU控制电路分别与所述SD卡接口电路、所述4G通讯电路、所述RS485通讯电路和所述时间同步电路连接。

2.根据权利要求1所述的基于毫秒级时间同步技术的桥梁数据基站，其特征在于，所述MCU控制电路包括MCU核心电路、MCU电源去耦电路和MCU复位电路；

所述MCU核心电路包括STM32芯片U1、晶振Y1、晶振Y2、磁珠FB1、电容C1、电容C2、电容C3、电容C4、电容C5、电容C6和电容C7，所述电容C1与所述晶振Y1并联后与所述STM32芯片U1的PD1端连接，所述电容C2与所述晶振Y1并联后与所述STM32芯片U1的PD0端连接，所述电容C3与所述晶振Y2并联后与所述STM32芯片U1的PC14端连接，所述电容C4与所述晶振Y2并联后与所述STM32芯片U1的PC15端连接，所述磁珠FB1分别与所述电容C5、所述STM32芯片U1的VBAT端、VDD_1端、VDD_2端、VDD_3端和VDD_4端并联后与所述MCU电源去耦电路连接，所述电容C6分别与所述电容C7和所述磁珠FB1并联后与所述STM32芯片U1的VDDA端连接，所述电容C1、所述电容C2、所述电容C3、所述电容C4、所述电容C5、所述电容C6、所述电容C7、所述STM32芯片U1的BOOT0端、VSS_1端、VSS_2端、VSS_3端、VSS_4端和VSSA端均接地；

所述MCU电源去耦电路包括电容C8、电容C9、电容C10和电容C11，所述电容C8与3.3V电压连接，且所述电容C8分别与所述电容C9、所述电容C10和所述电容C11并联后与所述STM32芯片U1的VBAT端连接，所述电容C8、所述电容C9、所述电容C10和所述电容C11均接地；

所述MCU复位电路包括电阻R1和电容C12，所述电阻R1与所述电容C12并联后与所述STM32芯片U1的NRST端连接，所述电阻R1与3.3V电压连接，所述电容C12接地。

3.根据权利要求2所述的基于毫秒级时间同步技术的桥梁数据基站，其特征在于，所述SD卡接口电路包括TF卡槽J1、电容C13、电阻R2、电阻R3、电阻R4、电阻R5和电阻R6，所述电容C13与所述TF卡槽J1的VDD端并联后与3.3V电压连接，所述TF卡槽J1的DATA0端与所述电阻R2并联后与所述STM32芯片U1的PC8端连接，所述TF卡槽J1的DATA1端与所述电阻R3并联后与所述STM32芯片U1的PC9端连接，所述TF卡槽J1 的DATA2端与所述电阻R4并联后与所述STM32芯片U1的PC10端连接，所述TF卡槽J1的DATA3端与所述电阻R5并联后与所述STM32芯片U1的PC11端连接，所述TF卡槽J1的CMD端与所述电阻R6并联后与所述STM32芯片U1的PC12端连接，所述TF卡槽J1的CLK端与所述STM32芯片U1的PD2端连接，所述电阻R2分别与所述电阻R3、所述电阻R4、所述电阻R5和所述电阻R6并联后与3.3V电压连接，所述TF卡槽J1的VSS端和所述电容C13均接地。

4.根据权利要求3所述的基于毫秒级时间同步技术的桥梁数据基站，其特征在于，所述4G通讯电路包括4G核心电路，所述4G核心电路包括4G通讯模块M1、电容C14、电容C15、电容C16和电容C17，所述4G通讯模块M1的VIN端分别与所述电容C14和所述电容C15并联后与5V电压连接，所述电容C16与所述4G通讯模块M1的RESET端并联后与所述STM32芯片U1的PC5端连接，所述电容C17与所述4G通讯模块M1的RELOAD端并联后与所述STM32芯片U1的PC4端连接，所述4G通讯模块M1的UART1_TX端和UART1_RX端与所述STM32芯片U1的PA3端和PA2端一一对应连接，所述电容C14、所述电容C15、所述电容C16、所述电容C17和所述4G通讯模块M1的GND端均接地。