[实用新型]一种多通道接收应答机模块

权利要求书

1.一种多通道接收应答机模块，连接全向天线、功放输入、ADC采样信号、数据通信信号、外部参考时钟信号，其特征在于，包括通过天线端口连接全向天线的接收通道单元，还包括与接收通道单元连接的数字处理单元、频率源单元，所述频率源单元还与数字处理单元、外部参考时钟信号连接；所述数字处理单元还与ADC采样信号、数据通信信号连接；

所述接收通道单元包括依次连接的环形器、低噪声放大器、滤波器功分输出单元；还包括与滤波器功分输出单元分别连接的第一接收通道、第二接收通道、第三接收通道和第四接收通道；所述环形器分别连接功放输入、输入电源、自检源；

所述第一接收通道、第二接收通道、第三接收通道和第四接收通道分别与数字处理模块连接；

所述频率源单元包括分别与第一接收通道、第二接收通道、第三接收通道和第四接收通道连接的第一快跳源DDS1、第二快跳源DDS2、第三快跳源DDS3和单频源。

2.如权利要求1所述的一种多通道接收应答机模块，其特征在于，所述接收通道单元还包括第一滤波器、限幅器；所述滤波器功分输出单元包括第二滤波单元、一分二功分器、一分三功分器；所述第一滤波器、环形器、限幅器、低噪声放大器、第二滤波器、一分二功分器连接；所述一分二功分器的输出端分别连接第四接收通道和一分三功分器，所述一分三功分器分别连接第一接收通道、第二接收通道、第三接收通道。

3.如权利要求1或2所述的一种多通道接收应答机模块，其特征在于，所述数字处理单元包括第一ADC单元、第二ADC单元、FPGA单元、时钟处理单元；

所述第一ADC单元分别连接第四接收通道和第三接收通道，所述第二ADC单元分别连接第二接收通道和第一接收通道；所述第一ADC单元和第二ADC单元分别与FPGA单元连接；所述时钟处理单元分别与FPGA单元、第一ADC单元、第二ADC单元时钟信号、外部输入系统时钟连接，且还与FPGA单元控制信号连接；所述FPGA单元还与频率源单元和外部接口连接。

4.如权利要求3所述的一种多通道接收应答机模块，其特征在于，所述频率源单元还包括PLL倍频器、功分器；所述PLL倍频器与所述FPGA单元连接，且还与功分器连接；所述功分器还分别与第一快跳源DDS1、第二快跳源DDS2、第三快跳源DDS3和单频源；在所述第一快跳源DDS1、第二快跳源DDS2、第三快跳源DDS3和单频源的输出端还分别依次连接有滤波器和放大器；所述第一快跳源DDS1、第二快跳源DDS2分别通过滤波器和放大器与所述第二ADC单元连接，所述第三快跳源DDS3和单频源分别通过滤波器和放大器与所述第一ADC单元连接。

5.如权利要求4所述的一种多通道接收应答机模块，其特征在于，还包括电源单元，所述电源单元包括DC/DC1单元、以及与DC/DC1单元连接的LDO1单元、LDO2单元，所述DC/DC1单元的输入端与外部输入12V电源连接，输出端分别与LDO1单元、LDO2单元、FPGA单元的1.0V电源输入端、1.8V电源输入端、3.3V电源输入端连接；所述LDO1单元的输出端与FPGA单元内的GTX模块的1.0V电源输入端连接；所述LDO2单元的输出端与FPGA单元内的GTX模块的1.2V电源输入端连接。

6.如权利要求4所述的一种多通道接收应答机模块，其特征在于，还包括电源单元，所述电源单元包括DC/DC2单元、LDO3单元、LDO4单元、LDO5单元、LDO6单元、LDO7单元，所述DC/DC2单元的输入端与外部输入12V电源连接，输出端分别LDO3单元、LDO4单元、LDO5单元、LDO6单元、LDO7单元连接；所述LDO3单元的输出端分别与频率源单元和接收通道单元连接，输出5.0V电源；所述LDO4单元的输出端分别与第一ADC单元和第二ADC单元连接，输出1.8V电源；所述LDO5单元的输出端与频率源单元连接，输出1.1V电源；所述LDO6单元的输出端与频率源单元连接；所述LDO7单元的输出端与频率源单元连接。