[实用新型]应用于便携式移动终端的多媒体芯片架构与多媒体处理系统

说明书

本实用新型提供一种应用于便携式移动终端的多媒体芯片架构及多媒体处理系统，所述多媒体芯片架构为：在应用处理器与图像传感器之间和/或应用处理器与显示器之间具有多媒体处理芯片，所述多媒体处理芯片通过混合键合方式连接DRAM存储器；所述多媒体处理芯片与DRAM存储器具有简化的输入输出物理层，完成DRAM数据的存取，所述DRAM存储器作为图像数据的缓存和/或显示数据的缓存，提高应用处理器的性能，从而达到更强的功能、更好的画质、更省的功耗以及更高的价值。

技术领域

本实用新型涉及计算机技术领域，尤其涉及一种应用于便携式移动终端的多媒体芯片架构与多媒体处理系统。

背景技术

随着半导体技术的发展，多种类型的集成电路芯片常被封装在同一封装体内。连接处理芯片与存储器的方式包括：PCB板级芯片互连、PoP(Package over Package)封装、SiP(System in Package)封装等。

PCB板级芯片互连将处理芯片与存储芯片通过PCB板的线路连接在一起，这会使得芯片之间的连线很长，信号传输负载大、效率低，同时也带来了额外的功耗。

PoP(Package over Package)封装即将存储器直接焊在处理芯片的封装面上，这样能简化线路板设计，并且也能节省芯片布板空间。但是，这种封装方式不容易散热发，影响容量扩展，且价格昂贵，厚度较大。

SiP(System in Package)封装是以并排或叠加的封装方式，将多种功能芯片，包括处理器、存储器等集成在一个封装内，从而实现多个裸片(die)在芯片内部的连接。但是，这种封装方式不容易散热，影响容量扩展，且价格昂贵，厚度较大。

随着便携式移动终端的发展，其多媒体外设如图像传感器、显示屏幕等，向着高像素密度、高像素位宽的方向发展，同时图像传感器的采样帧率以及显示器的刷新帧率也越来越高。例如，对于3840x2160 分辨率、10bit高位宽、刷新率120Hz的显示屏，其完整一帧的缓存需要32MB，仅数据传输带宽的要求就需要32Gb/s。由于便携式移动终端系统的应用处理器高度集成和系统应用高并发的特点，芯片系统内总线带宽及外部DRAM存取带宽总需求要远远高于显示屏幕数据传输带宽的需求，并且对于应用处理器的多媒体数据缓存要求和实时处理能力要求越来越高。

同时便携式移动终端对于功耗节能有严苛要求，但是部分显示屏幕在屏幕显示内容没有更新时仍要求进行显示内容的刷新，这导致便携式移动终端在屏幕显示内容没有更新时仍需要处于活动状态以完成显示屏幕刷新工作，与节省功耗产生矛盾。

便携式移动终端的应用处理器通常通过DDRSubsystem访问外部DRAM存储器，如图1所示。DRAM Subsystem包含DRAMController 和DRAM PHY两部分。DRAM PHY负责DRAM上下电、生产DRAM 访问的存取命令、DRAM数据的存取以及产生各IO之间的时序逻辑。DRAMController负责应用处理器各子系统访问DRAM数据存取的调度和缓存、优先级的处理以及访问冲突的仲裁。

DRAM Subsystem通过DDRIO与DRAM存储器进行数据和命令的交互。由于便携式移动终端芯片和硬件空间受限的特点，DDRIO数量有限，IO的时钟频率需要到GHz以上才能满足足够的DRAM存取带宽性能。DRAM存储器在通过DDRIO收发来自外部的访问存取命令和数据交互后，又必须进行串并转换以适配DRAM存储阵列并行但是低时钟频率的特点。这导致DRAMSubsystem中DRAMPHY设计和 DRAM存储器的控制和转换逻辑设计的复杂性以及带来的并-串-并转换的延时。

因此，亟需提供一种功能更强、功耗更省的多媒体处理架构及系统。

发明内容

本实用新型的目的在于提供一种应用于便携式移动终端的多媒体芯片架构与多媒体处理系统，以提高性能、减少功耗。