[实用新型]边沿调制发射器及数字隔离器

说明书

本申请提供一种边沿调制发射器及数字隔离器，涉及数字电路技术领域。所述边沿调制发射器包括编码控制电路和共模噪声检测电路，共模噪声检测电路包括至少一个多级缓冲器、至少一个电流检测器和检测逻辑电路，编码控制电路包括输入逻辑电路和脉冲延长电路，检测逻辑电路与所述脉冲延长电路的连接电路、至少一个多级缓冲器连接于输入逻辑电路和驱动隔离器之间，至少一个电流检测器的每个电流检测器用于向检测逻辑电路发送至少一个多级缓冲器的电流检测信号，脉冲延长电路连接于输入逻辑电路与检测逻辑电路的输出端之间。该发射器检测到系统中出现较大共模噪声时，通过编码控制电路进行适应性的边沿调制。

技术领域

本申请涉及数字电路技术领域，具体而言，涉及一种边沿调制发射器及数字隔离器。

背景技术

随着数字隔离器主要用于在具有高电压差的电路模块之间进行数字信号的传输，其工作环境存在较多的噪声干扰，特别是共模噪声(CMT，Common Mode Transient)，对于数字隔离器信号的传输可靠性构成显著的威胁。现有的基于脉冲的边沿编解码技术在抗CMT干扰方面主要通过电路设计吸收CMT导致的共模电流来实现，但是通过这个方法可以实现的抗CMT干扰范围较小，在一些环境下不能确保信号传输质量。

实用新型内容

有鉴于此，本申请实施例的目的在于提供一种边沿调制发射器及数字隔离器，以改善现有技术中存在的抗CMT干扰范围较小，在一些环境下不能确保信号传输质量问题。

本申请实施例提供了一种边沿调制发射器，所述边沿调制发射器包括编码控制电路和共模噪声检测电路，所述共模噪声检测电路包括至少一个多级缓冲器、至少一个电流检测器和检测逻辑电路，所述编码控制电路包括输入逻辑电路和脉冲延长电路，所述检测逻辑电路与所述脉冲延长电路的连接电路、所述至少一个多级缓冲器连接于所述输入逻辑电路和驱动隔离器之间，所述至少一个电流检测器的每个电流检测器用于向所述检测逻辑电路发送所述至少一个多级缓冲器的电流检测信号，所述脉冲延长电路连接于所述输入逻辑电路与所述检测逻辑电路的输出端之间；

在所述共模噪声检测电路检测到大于预设阈值的共模噪声信号时所述检测逻辑电路向所述脉冲延长电路发送共模噪声判定信号，所述脉冲延长电路基于所述共模噪声判定信号向所述输入逻辑电路发送迸发信号并维持预设延时，所述输入逻辑电路在所述迸发信号开始或结束时向所述至少一个多级缓冲器发送脉冲信号并持续所述预设延时。

在上述实现方式中，通过共模噪声检测电路对共模噪声进行检测，在电流检测器确定多级缓冲器接收的共模噪声信号超出某个范围时，检测逻辑电路合成的CMT检测输出说明接收器电路可能不能正常处理该信号，此时需要发射器电路进行适应性的边沿调制，则通过脉冲延长电路和输入逻辑电路，在CMT发生时和/或CMT发生后的一小段时间内，适应性的对数据信号的密度进行提高，将数据脉冲持续迸发一段时间。从而保证充分利用接收器对共模电流的吸收能力，在CMT消退过程中，一旦CMT水平低于接收器的饱和水平，即可恢复信号的正常传输，从而保持信号传输的正确性，同时将对信号传输抖动(jitter)的影响减到最低。

可选地，所述输入逻辑电路包括信号输入端、信号输出端和检测输入端，所述信号输入端用于接收输入信号，所述信号输出端与所述至少一个多级缓冲器的输入端连接，所述至少一个电流检测器用于向所述检测逻辑电路输出所述至少一个多级缓冲器的所述电流检测信号，所述检测逻辑电路的输出端与所述脉冲延长电路的输入端连接，所述脉冲延长电路的输出端与所述检测输入端连接，所述至少一个多级缓冲器的输出端通过所述驱动隔离器与接收器连接。

在上述实现方式中，分别通过不同的电流检测器对通过不同多级缓冲器的电流值进行检测，并传输至检测逻辑电路，从而能够在多级缓冲器的不同导通情况下确定共模噪声的强度是否会影响系统工作。

可选地，所述至少一个多级缓冲器包括第一多级缓冲器和第二多级缓冲器，所述第一多级缓冲器包括第一MOS管和第二MOS管，所述第二多级缓冲器包括第三MOS管和第四MOS管，所述第一MOS管和所述第三MOS管为N型，所述第二MOS管和所述第四MOS管为P型；