[实用新型]半导体结构

说明书

本实用新型提供了一种半导体结构中，衬底中形成有沿第一预定方向延伸的有源区，所述有源区从所述衬底的表面延伸至所述衬底的第一设定深度位置；多条字线结构位于所述衬底中，且沿着第二预定方向延伸以穿过相应的有源区，所述字线结构从所述衬底的表面延伸至所述衬底的第二设定深度位置，所述第二设定深度位置低于所述第一设定深度位置；多个辅助掺杂区位于所述衬底中并围绕对应的字线结构，每个所述辅助掺杂区均位于所述第一设定深度位置及所述第二设定深度位置之间。如此，即能够利用所述辅助掺杂区改善字线结构和有源区之间的漏电流现象。

技术领域

本实用新型涉及半导体技术领域，尤其涉及一种半导体结构。

背景技术

随着半导体器件尺寸的不断缩减，半导体器件中的各个组件的特征尺寸也迅速缩小，并且相邻的各个组件之间的间隔也越来越近。如此，将极易引发相邻组件之间的漏电流现象。

具体针对存储器(例如，动态随机存储器，Dynamic Random Access Memory)而言，随着存储器尺寸的不断缩减，使得掩埋在衬底中的字线结构与邻近的有源区之间将容易出现漏电流现象。

实用新型内容

本实用新型的目的在于提供一种半导体结构，以解决字线结构与邻近的有源区之间将容易出现漏电流现象的问题。

为了达到上述目的，本实用新型提供了一种半导体结构，包括：

一衬底，所述衬底中形成有沿第一预定方向延伸的有源区，所述有源区的底部位于所述衬底的第一设定深度位置；

多条字线结构，位于所述衬底中，且沿着第二预定方向延伸以穿过相应的有源区，所述字线结构的底部位于所述衬底的第二设定深度位置，所述第二设定深度位置低于所述第一设定深度位置；以及，

多个辅助掺杂区，位于所述衬底中并围绕对应的字线结构，每个所述辅助掺杂区均位于所述第一设定深度位置及所述第二设定深度位置之间。

可选的，所述辅助掺杂区的顶部与对应的字线结构之间的间距小于其底部与对应的字线结构之间的间距。

可选的，所述辅助掺杂区的掺杂浓度高于所述有源区的掺杂浓度。

可选的，所述辅助掺杂区的掺杂类型与所述有源区的掺杂类型相同。

可选的，所述衬底中具有多个字线沟槽，所述字线结构位于对应的字线沟槽中，所述字线结构包括栅氧化层、栅导电层及两个栅介质层，所述栅氧化层覆盖所述字线沟槽的内壁，所述栅导电层位于所述栅氧化层上并填充所述字线沟槽的部分深度，两个所述栅介质层堆叠后覆盖所述栅导电层并填充所述字线沟槽的剩余深度。

可选的，两个所述栅介质层分别为第一栅介质层及第二栅介质层，所述第一栅介质层较所述第二栅介质层更靠近所述栅导电层，所述栅导电层与所述第一栅介质层之间还具有一功函数调整层。

可选的，两个所述栅介质层分别为第一栅介质层及第二栅介质层，所述第一栅介质层较所述第二栅介质层更靠近所述栅导电层，所述第一栅介质层与所述第二栅介质层之间还具有一功函数调整层。

可选的，所述字线结构还包括字线侧墙，所述字线侧墙包裹所述第二栅介质层及所述功函数调整层的侧壁。

可选的，所述功函数调整层的材料为多晶硅或非晶硅。

可选的，两个所述栅介质层的材料均为氧化硅、氮化硅或氮氧化硅中的一种或多种。