[实用新型]一种用于数字移频直放站的参考时钟恢复装置

权利要求书

1.一种用于数字移频直放站的参考时钟恢复装置，其特征在于包括射频锁相环、射频下变频混频器、核心逻辑处理器、射频上变频混频器、射频滤波器、时钟分频器，所述射频锁相环连接射频下变频混频器以及射频上变频混频器，所述射频下变频混频器的输入端连接有射频放大器，所述射频下变频混频器的输入端连接有中频滤波器，所述中频滤波器通过ADC与核心逻辑处理器相连接，核心逻辑处理器通过DAC连接射频上变频混频器，所述射频上变频混频器通过射频滤波器与时钟分频器相连接。

2.根据权利要求1所述的用于数字移频直放站的参考时钟恢复装置，其特征在于：所述核心逻辑处理器包括DDC模块，单音信号频率计算模块，DDS模块，DUC模块，所述DDC模块与单音信号频率计算模块，所述单音信号频率计算模块与DDS模块，所述DDS模块与DUC模块相连接；

DDC模块用于将ADC采集进来的数字中频信号转换为低速率的基带IQ信号；

单音信号频率计算模块用于通过计算多个点的基带IQ信号前后样点间的相位差、取平均值，减小噪声对频率计算的影响，并计算得到基带单音信号的频率控制字，将基带单音信号频率控制字输入到DDS模块；

DDS模块产生一个高信噪比的同频率基带单音信号；DUC模块将基带单音信号转换为高数字中频的单音信号，并传输至DAC模块。

3.根据权利要求2所述的用于数字移频直放站的参考时钟恢复装置，其特征在于：DDC模块为数字下变频模块，即Digital Down Conversion；DDS模块为直接数字频率合成模块，即Direct Digital Frequency Synthesis；DUC模块为数字上变频模块，即Digital UpConversion。

4.根据权利要求1所述的用于数字移频直放站的参考时钟恢复装置，其特征在于：所述ADC为模拟/数字转换器，所述DAC为数字/模拟转换器。

5.根据权利要求1所述的用于数字移频直放站的参考时钟恢复装置，其特征在于：核心逻辑处理器为现场可编程门阵列FPGA，即Field－ProgrammableGateArray。