[实用新型]一种时钟动态切换电路

说明书

本实用新型涉及电路设计技术领域，具体涉及一种时钟动态切换电路，其包括第一与门、第二与门、第一时钟使能信号线、第二时钟使能信号线、第一反馈信号线、第二反馈信号线、第一时钟信号线、第二时钟信号线、电平同步电路、时钟门控电路和或门电路。电平同步电路分别用于对所述第一时钟使能信号线和第一时钟信号进行同步，第二时钟使能信号线和第二时钟信号进行同步，时钟门控电路用于控制时钟信号的通断，本申请中电路中通过引入时钟门控电路，使得电路中的器件的触发全部使用时钟的正沿，并且也不再有半周期路径的存在，提升了电路的最高运行频率，通过反馈机制避免了时钟glitch的出现，使得电路输出的信号无毛刺。

技术领域

本实用新型涉及电路设计技术领域，具体涉及一种时钟动态切换电路。

背景技术

芯片中通常会有多路不同频率的时钟，应用在不同的功耗模式下，会根据需要进行时钟的动态切换。例如芯片低功耗运行时，时钟切换至低频时钟；芯片全功率运行时，时钟切换至高频时钟。高频和低频时钟的频率可能并没有什么关联，也可能是倍数关系。动态时钟切换时需要注意的问题是，在进行时钟动态切换时要避免时钟glitch(毛刺)(参见注1)的出现，如果出现意外的时钟glitch，可能会导致芯片出现致命的异常错误(参见注2)，这在产品使用中是绝不允许的。

注1：时钟glitch是指比时钟频率更高的高电平脉冲或者低电平脉冲。

注2：数字电路有最高运行时钟频率的限制，只能在小于等于最高时钟频率下稳定运行，如果出现意外的时钟glitch表示当前时钟glitch的频率高于电路中的预设的时钟频率，则电路会出现异常。

实用新型内容

为了解决时钟动态切换时钟glitch的出现，本申请提供以下技术方案。

一种时钟动态切换电路,包括：第一与门、第二与门、第一时钟使能信号线、第二时钟使能信号线、第一反馈信号线、第二反馈信号线、第一时钟信号线、第二时钟信号线、电平同步电路、时钟门控电路和或门电路；

其中，所述电平同步电路包括第一电平同步单元和第二电平同步单元；

所述第二反馈信号线的输出端和第一时钟使能信号线分别与所述第一与门的输入端连接，所述第一与门的输出端与所述第一电平同步单元的输入端连接，所述第一电平同步单元的输出端与所述第一反馈信号线的输入端连接；

所述第一反馈信号线的输出端和第二时钟使能信号线分别与所述第二与门的输入端连接，所述第二与门的输出端与所述第二电平同步单元的输入端连接，所述第二电平同步单元的输出端与所述第二反馈信号线的输入端连接；

所述第一时钟使能信号线与所述第一电平同步单元的信号输入端连接，所述第二时钟使能信号线与所述第二电平同步单元的信号输入端连接，所述第一时钟使能信号线和第二时钟使能信号线分别用于向所述第一电平同步单元和第二电平同步单元输入所需同步的电平信号；

所述第一时钟使能信号线和第二时钟使能信号线分别用于向所述第一与门和第二与门输入第一时钟使能信号和第二时钟使能信号；所述第一时钟使能信号和第二时钟使能信号相位相反，所述电平同步电路用于对所述第一时钟使能信号和第二时钟使能信号进行同步，使得所述第一电平同步单元和第二电平同步单元分别输出第一时钟使能电平同步信号和第二时钟使能电平同步信号；

所述时钟门控电路包括第一时钟门控单元和第二时钟门控单元，所述第一电平同步单元的输出端与所述第一时钟门控单元的门控使能端连接，所述第一时钟信号线还与所述第一时钟门控单元的时钟输入端连接；所述第二电平同步单元的输出端与所述第二时钟门控单元的门控使能端连接，所述第二时钟使能信号线还与所述第二时钟门控单元的时钟输入端连接；所述第一时钟门控单元和第二时钟门控单元分别使用第一时钟使能电平同步信号和第二时钟使能电平同步信号用于控制所述第一时钟信号线和第二时钟信号线的通断；