[实用新型]一种时钟分配电路

权利要求书

1.一种时钟分配电路，其特征在于，包括：

晶振，用于产生标准频率信号的部件；

第一时钟缓冲器U1(1)，用于将一路标准频率信号分成多路标准频率信号，包括第一时钟输入信号口CLKIN(11)、第一输出使能控制信号口OE(12)、第一工作电压口VDD(13)、第一接地口VSS(14)、第一输出时钟信号口1Y0(15)、第二输出时钟信号口1Y1(16)、第三输出时钟信号口1Y2(17)和第四输出时钟信号口1Y3(18)；

第一滤波电路(2)，包括第一电阻R1(21)和第一电容C1(22)、电源电压VCC(23)和接地端GND(24)；

其中，所述第一时钟输入信号口CLKIN(11)与晶振电连接，所述第一电阻R1(21)一端与电源电压VCC(23)电连接，另一端与第一输出使能控制信号口OE(12)电连接，所述第一工作电压口VDD(13)与电源电压VCC(23)电连接，所述第一接地口VSS(14)与接地端GND(24)电连接，所述第一电容C1(22)一端与电源电压VCC(23)电连接，另一端与接地端GND(24)电连接。

2.根据权利要求1所述的时钟分配电路，其特征在于：包括第二时钟缓冲器U2(3)，所述第二时钟缓冲器U2(3)包括第二时钟输入信号口CLKIN(31)、第二输出使能控制信号口OE(32)、第二工作电压口VDD(33)、第二接地口VSS(34)、第五输出时钟信号口1Y0(35)、第六输出时钟信号口1Y1(36)、第七输出时钟信号口1Y2(37)和第八输出时钟信号口1Y3(38)；

第二滤波电路(4)，包括第二电阻R2(41)和第二电容C2(42)；

其中，所述第二时钟输入信号口CLKIN(31)与第一输出时钟信号口1Y0(15)电连接，所述第二电阻R2(41)一端与电源电压VCC(23)电连接，另一端与第二输出使能控制信号口OE(32)电连接，所述第二工作电压口VDD(33)与电源电压VCC(23)电连接，所述第二接地口VSS(34)与接地端GND(24)电连接，所述第二电容C2(42)一端与电源电压VCC(23)电连接，另一端与接地端GND(24)电连接。

3.根据权利要求2所述的时钟分配电路，其特征在于：包括第三时钟缓冲器U3(5)，所述第三时钟缓冲器U3(5)包括第三时钟输入信号口CLKIN(51)、第三输出使能控制信号口OE(52)、第三工作电压口VDD(53)、第三接地口VSS(54)、第九输出时钟信号口1Y0(55)、第十输出时钟信号口1Y1(56)、第十一输出时钟信号口1Y2(57)和第十二输出时钟信号口1Y3(58)；

第三滤波电路(6)，包括第三电阻R3(61)和第三电容C3(62)；

其中，所述第三时钟输入信号口CLKIN(51)与第二输出时钟信号口1Y1(16)电连接，所述第三电阻R3(61)一端与电源电压VCC(23)电连接，另一端与第三输出使能控制信号口OE(52)电连接，所述第三工作电压口VDD(53)与电源电压VCC(23)电连接，所述第三接地口VSS(54)与接地端GND(24)电连接，所述第三电容C3(62)一端与电源电压VCC(23)电连接，另一端与接地端GND(24)电连接。

4.根据权利要求3所述的时钟分配电路，其特征在于：包括第四时钟缓冲器U4(7)，所述第四时钟缓冲器U4(7)包括第四时钟输入信号口CLKIN(71)、第四输出使能控制信号口OE(72)、第四工作电压口VDD(73)、第四接地口VSS(74)、第十三输出时钟信号口1Y0(75)、第十四输出时钟信号口1Y1(76)、第十五输出时钟信号口1Y2(77)和第十六输出时钟信号口1Y3(78)；

第四滤波电路(8)，包括第四电阻R4(81)和第四电容C4(82)；

其中，所述第四时钟输入信号口CLKIN(71)与第三输出时钟信号口1Y2(17)电连接，所述第四电阻R4(81)一端与电源电压VCC(23)电连接，另一端与第四输出使能控制信号口OE(72)电连接，所述第四工作电压口VDD(73)与电源电压VCC(23)电连接，所述第四接地口VSS(74)与接地端GND(24)电连接，所述第四电容C4(82)一端与电源电压VCC(23)电连接，另一端与接地端GND(24)电连接。