[实用新型]半导体测试芯片

权利要求书

1.一种半导体测试芯片，供用于半导体组件的打线可靠度测试，包含：半导体基底；及至少一设置在该半导体基底上的测试芯片，其特征在于：该至少一测试芯片包括：

反向该半导体基底的顶面；及

至少一电连接垫，自该顶面对外裸露，且包含金属层，及以原子沉积方式形成于该金属层的至少部分表面的金属化合物层，且该金属化合物层包括与该金属层的金属原子相同的金属氧化物、含卤素金属化合物或含氮金属化合物。

2.根据权利要求1所述的半导体测试芯片，其特征在于：该金属化合物层厚度介于2nm至50nm。

3.根据权利要求2所述的半导体测试芯片，其特征在于：该金属化合物层厚度介于10nm至50nm。

4.根据权利要求1所述的半导体测试芯片，其特征在于：该至少一测试芯片还包含供该至少一测试芯片对外电连接的测试电路。

5.根据权利要求1所述的半导体测试芯片，其特征在于：该半导体测试芯片包含多个阵列分布于该半导体基底的测试芯片，其中，每一测试芯片还包含测试电路，且所述测试芯片可借由所述测试电路电连接。

6.根据权利要求5所述的半导体测试芯片，其特征在于：该每一测试芯片还具有位于该测试电路上方并与该测试电路电连接的重布线路，及覆盖该重布线路并具有至少一开口的介电层，每一电连接垫与该重布线路电连接并自相应的其中一开口对外裸露。

7.根据权利要求4所述的半导体测试芯片，其特征在于：该金属层与该测试电路电连接，且该金属化合物层完全覆盖该金属层表面。

8.根据权利要求4所述的半导体测试芯片，其特征在于：该金属层与该测试电路电连接，且该金属化合物层部分覆盖该电连接垫表面。

9.根据权利要求7或8所述的半导体测试芯片，其特征在于：该金属化合物层还延伸覆盖该至少一测试芯片的介电层。