[实用新型]高保真抗遮挡无线音频装置

权利要求书

1.一种高保真抗遮挡无线音频装置，其特征是：包括音频信号转换模块(1)、与所述音频信号转换模块(1)连接的音频无线传输模块(2)、与所述音频无线传输模块(2)适配连接的信号频率搬移模块(4)、与所述信号频率搬移模块(4)适配连接的射频前端模块(5)以及与所述射频前端模块(5)适配连接的射频天线(6)；

信号频率搬移模块(4)能将音频无线传输模块(2)发送的音频信号的频段搬移到UHF频段，并通过射频前端模块(5)以及射频天线(6)将音频信号向外发射；信号频率搬移模块(4)将经射频前端模块(5)、射频天线(6)接收的UHF频段的音频信号搬移到音频无线传输模块(2)所需频段的音频信号。

2.根据权利要求1所述的高保真抗遮挡无线音频装置，其特征是：所述音频无线传输模块(2)包括型号为CC8530的芯片，信号频率搬移模块(4)包括RFFC2071的芯片U1，信号频率搬移模块(4)还与单片机(3)连接，信号频率搬移模块(4)能将音频无线传输模块(2)发送2.4GHz的音频信号搬移到UHF频段，且能将UHF频段的音频信号搬移与到音频无线传输模块(2)适配2.4GHz的音频信号；音频无线传输模块(2)与射频前端模块(5)连接。

3.根据权利要求2所述的高保真抗遮挡无线音频装置，其特征是：所述射频前端模块(5)包括发射通道模组、接收通道模组以及与所述发射通道模组、接收通道模组适配连接的射频开关(12)；

所述发射通道模组包括依次连接的发射第一低通滤波器(7)、发射驱动放大器(8)、发射第二低通滤波器(9)、发射功率放大器(10)以及发射第三低通滤波器(11)，所述发射第三低通滤波器(11)与射频开关(12)的输入端连接；

所述接收导通模组包括依次连接的接收第一声表滤波器(13)、接收驱动放大器(14)以及接收第二声表滤波器(15)，接收第一声表滤波器(13)与射频开关(12)的输出端连接；所述发射驱动放大器(8)、发射功率放大器(10)以及接收驱动放大器(14)与音频无线传输模块(2)适配连接。

4.根据权利要求2所述的高保真抗遮挡无线音频装置，其特征是：所述芯片U1的ANA_VDD1端、ANA_VDD2端均与电容C1的一端、电容C2的一端、电容C3的一端、电容C4的一端以及电压VCC3V0_A_0连接，电容C1的另一端、电容C2的另一端、电容C3的另一端以及电容C4的另一端均接地；芯片U1的DIG_VDD端与电容C5的一端、电容C6的一端以及电压3.3V连接，电容C5的另一端以及电容C6的另一端接地；

芯片U1的MIX2_OPP端与电感L4的一端、电容C16的一端、电感L3的一端连接，芯片U1的MIX2_OPN端与电感L4的另一端、电容C15的一端以及电感L1的一端连接，电容C16的另一端接地，电感L3的另一端、电容C15的另一端与电容C14的一端连接，电容C14的另一端形成UHF_OUT端；电感L1的另一端与电压VCC3V0_A_0、电容C7的一端以及电容C8的一端连接，电容C7的另一端以及电容C8的另一端接地；

芯片U1的MIX1_IPP端与电容C20的一端连接，芯片U1的MIX1_IPN端与电容C22的一端连接，电容C20的另一端与电容C19的一端以及电感L8的一端连接，电容C19的另一端接地；电容C22的另一端与电感L10的一端以及电容C23的一端连接，电容C23的另一端、电感L8的另一端连接与电容C21的一端连接，电容C21的另一端形成UHF_IN端，电感L10的另一端接地；

芯片U1的LFILT1端与电阻R5的一端以及电容C27的一端连接，电阻R5的另一端与电容C28的一端连接，电容C28的另一端与芯片U1的LFILT2端、电容C27的另一端以及电阻R9的一端连接，电阻R9的另一端与电容C32的一端连接，电容C32的另一端接地；

芯片U1的GNDPAD端、TM端均接地，芯片U1的GPO4/LD/DO端与电阻R12的一端连接，电阻R12的另一端与发光二极管D1的阳极端连接，发光二极管D1的阴极端接地；芯片U1的REXT端通过电阻R11接地；

芯片U1的MODE/GPO6端与电容C35的一端以及电阻R8的一端连接，电容C35的另一端接地，电阻R8的另一端接收信号MODE_0，芯片U1的CSLK端与电容C34的一端以及电阻R7的一端连接，电容C34的另一端接地，电阻R8的另一端接收信号SCLK_0，芯片U1的SDATA端与电容C33的一端以及电阻R6的一端连接，电容C33的另一端接地，电阻R6的另一端接收信号SDATA_0；芯片U1的RESETX端与电容C31的一端以及电阻R4的一端连接，电容C31的另一端接地，电阻R4的另一端接收信号RESETX_0，芯片U1的ENX端与电容C30的一端以及电阻R3的一端连接，电容C30的另一端接地，电阻R3的另一端接收信号ENX_0，芯片U1的ENBL/GPO5端与电容C29的一端以及电阻R2的一端连接，电容C29的另一端接地，电阻R2的另一端接收信号ENBL_0；

芯片U1的MIX1_OPN端与电感L9的一端、电感L6的一端以及电容C25的一端连接，芯片U1的MIX1_OPP端与电感L9的另一端、电容C26的一端以及电感L7的一端连接，电容C26的另一端接地，电感L6的另一端与电压VCC3V0_A_0、电容C17的一端以及电容C18的一端连接，电容C17的另一端以及电容C18的另一端接地；电感L7的另一端、电容C25的另一端与电容C24的一端连接，电容C24的另一端与带通滤波器FL2的IN端连接，带通滤波器FL2采用LFB212G45SG8A166的器件；

芯片U1的MIX2_IPN端与电容C11的一端、芯片U1的MIX2_IPP端与电容C10的一端连接，电容C10的另一端与电感L2的一端以及电容C9的一端连接，电容C9的另一端接地，电容C11的另一端与电感L5的一端以及电容C13的一端连接，电容C13的另一端以及电感L2的另一端与电容C12的一端连接，电容C12的另一端与带通滤波器FL1的OUT端连接，带通滤波器FL1采用LFB212G45SG8A166的器件。