[实用新型]接口电路、数据传输电路以及存储器

说明书

本实用新型实施例提供一种接口电路、数据传输电路以及存储器，接口电路包括时钟焊盘、数据焊盘和输入缓冲电路，时钟焊盘与数据焊盘布置于第一排，且M个数据焊盘布置于时钟焊盘的两侧，每一侧布置M个数据焊盘的一半，M个输入缓冲电路布置于第二排，以数据焊盘为基准，形成垂直于第一排的轴线，M个输入缓冲电路布置于轴线的两侧，每一侧布置M个输入缓冲电路的一半，每一个输入缓冲电路与轴线的距离小于输入缓冲电路对应的数据焊盘与轴线的距离。本实用新型实施例有利于缩短各输入缓冲电路对应的时钟路径长度，减少时序违例，改善各输入缓冲电路对应的时钟路径与输入数据路径的匹配度。

技术领域

本实用新型实施例涉及半导体技术领域，特别涉及一种接口电路、数据传输电路以及存储器。

背景技术

动态随机存取存储器(Dynamic Random Access Memory，DRAM)是计算机中常用的半导体存储器件，由许多重复的存储单元组成。每个存储单元通常包括电容器和晶体管，晶体管的栅极与字线相连、漏极与位线相连、源极与电容器相连，字线上的电压信号能够控制晶体管的打开或关闭，进而通过位线读取存储在电容器中的数据信息，或者通过位线将数据信息写入到电容器中进行存储。

DRAM可以分为双倍速率同步(Double Data Rate，DDR)动态随机存储器、GDDR(Graphics Double Data Rate)动态随机存储器、低功耗双倍速率同步(Low Power DoubleData Rate，LPDDR)动态随机存储器。随着DRAM应用的领域越来越多，如DRAM越来越多的应用于移动领域，用户对于DRAM速度、功耗等指标的要求越来越高。

然而，目前的DRAM性能仍有待提高。

实用新型内容

本实用新型实施例解决的技术问题为提供一种接口电路、数据传输电路以及存储器，通过将接口电路中的输入缓冲电路集中化处理，以实现关键时钟的优化，从而提高时钟性能和减小功率损耗。

为解决上述问题，本实用新型实施例提供一种接口电路，包括：时钟焊盘，用于传输时钟信号；M个数据焊盘，用于传输数据信号；M个输入缓冲电路，与所述数据焊盘一一对应，每一个所述输入缓冲电路在所述时钟信号的驱动下，接收与所述输入缓冲电路对应的所述数据焊盘传输的所述数据信号；其中，所述时钟焊盘与所述数据焊盘布置于第一排，且所述M个数据焊盘布置于所述时钟焊盘的两侧，每一侧布置所述M个数据焊盘的一半，所述M个输入缓冲电路布置于第二排，以所述时钟焊盘为基准，形成垂直于所述第一排的轴线，所述M个输入缓冲电路布置于所述轴线的两侧，每一侧布置所述M个输入缓冲电路的一半，每一个所述输入缓冲电路与所述轴线的距离小于所述输入缓冲电路对应的所述数据焊盘与所述轴线的距离，所述M为大于等于2的整数。

另外，每一个所述输入缓冲电路到所述输入缓冲电路对应的所述数据焊盘之间的输入数据路径长度为第一长度，每一个所述输入缓冲电路与所述时钟焊盘之间的时钟路径长度为第二长度，所述第一长度与所述第二长度成正相关。

另外，所述时钟焊盘为差分输入焊盘，包括第一时钟焊盘和第二时钟焊盘，所述第一时钟焊盘与所述第二时钟焊盘分别传输互补的所述时钟信号。

另外，所述第一时钟焊盘与所述第二时钟焊盘相对于所述轴线对称布置。

另外，还包括：时钟处理电路，与所述时钟焊盘和所述M个输入缓冲电路均电连接，用于接收所述时钟信号，并将所述时钟信号进行处理后作为所述M个输入缓冲电路的驱动时钟。

另外，所述时钟处理电路包括时钟接收电路和时钟产生电路，所述时钟接收电路与所述时钟焊盘电连接，用于接收所述时钟信号，所述时钟接收电路的输出作为所述时钟产生电路的输入，所述时钟产生电路用于产生所述驱动时钟。

另外，还包括：标志焊盘，用于传输标志信号；标志缓冲电路，与所述标志焊盘对应，用于在所述时钟信号的驱动下，接收所述标志焊盘传输的所述标志信号。