[实用新型]一种基于FPGA平台的TFTLCD视频信号缩放处理装置有效
| 申请号： | 202021475739.5 | 申请日： | 2020-07-23 |
| 公开（公告）号： | CN212727139U | 公开（公告）日： | 2021-03-16 |
| 发明（设计）人： | 孙守纪;孙永鹏;张博 | 申请（专利权）人： | 北京青云创新科技发展有限公司 |
| 主分类号： | H04N5/14 | 分类号： | H04N5/14 |
| 代理公司： | 北京智行阳光知识产权代理事务所(普通合伙) 11738 | 代理人： | 黄锦阳 |
| 地址： | 100086 北京市海淀区青*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 一种 基于 fpga 平台 tftlcd 视频信号 缩放 处理 装置 | ||
1.一种基于FPGA平台的TFTLCD视频信号缩放处理装置，包括显示机构(1)和处理器(2)，处理器(2)电性连接在显示机构(1)后端，其特征在于：所述显示机构(1)包括安装架(11)、液晶显示屏(12)、TCON液晶显示控制模块(13)和电源系统(14)，安装架(11)后端设有液晶显示屏(12)，液晶显示屏(12)后端设有TCON液晶显示控制模块(13)，电源系统(14)设置在显示机构(1)和处理器(2)内部；
所述处理器(2)包括FPGA(21)、HDMI/DVI/LVDS to RGB(22)和Flash(23)，FPGA(21)一端电性连接TCON液晶显示控制模块(13)，FPGA(21)另一端电性连接HDMI/DVI/LVDS to RGB(22)，FPGA(21)顶端设有Flash(23)。
2.根据权利要求1所述的一种基于FPGA平台的TFTLCD视频信号缩放处理装置，其特征在于：所述FPGA(21)包括时钟发生器(211)和LVDS(212)，FPGA(21)顶端设有时钟发生器(211)和LVDS(212)，时钟发生器(211)一侧设有LVDS(212)。
3.根据权利要求2所述的一种基于FPGA平台的TFTLCD视频信号缩放处理装置，其特征在于：所述时钟发生器(211)包括SDRAM(2111)和视频缩放模块(2112)，时钟发生器(211)一侧设有SDRAM(2111)和视频缩放模块(2112)，SDRAM(2111)一侧设有视频缩放模块(2112)。
4.根据权利要求1所述的一种基于FPGA平台的TFTLCD视频信号缩放处理装置，其特征在于：所述TCON液晶显示控制模块(13)侧端电性连接SDRAM(2111)一侧，SDRAM(2111)另一侧连接LVDS(212)一侧。
5.根据权利要求1所述的一种基于FPGA平台的TFTLCD视频信号缩放处理装置，其特征在于：所述HDMI/DVI/LVDS to RGB(22)包括HDMI/DVI/LVDS信号源(221)，HDMI/DVI/LVDSto RGB(22)内部设有HDMI/DVI/LVDS信号源(221)。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于北京青云创新科技发展有限公司，未经北京青云创新科技发展有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/202021475739.5/1.html，转载请声明来源钻瓜专利网。
