[实用新型]一种基于收发组件检波标志信号处理的发射检波电路

权利要求书

1.一种基于收发组件检波标志信号处理的发射检波电路，其特征在于，所述发射检波电路包括：检波控制终端、发射信号源、FPGA逻辑控制电路、DAC模块和射频通道；所述检波控制终端的第一输出端连接射频通道的控制信号输入端，所述检波控制终端的第二输出端连接FPGA逻辑控制电路的控制信号输入端；所述发射信号源的第一输出端连接FPGA逻辑控制电路的发射信号输入端，所述发射信号源的第二输出端连接DAC模块的发射信号输入端；所述DAC模块的发射信号输出端连接射频通道的发射信号输入端；所述射频通道的第一输出端连接FPGA逻辑控制电路的检波标志信号输入端；其中：

所述检波控制终端为FPGA逻辑控制电路和射频通道提供发射检波控制信号；所述发射信号源为FPGA逻辑控制电路和DAC模块提供发射检波的信号源；

所述射频通道根据接收的发射检波控制信号对发射信号进行检波并射频输出，或者对接收信号进行射频输入；同时在射频输出时向FPGA逻辑控制电路反馈检波标志信号；

所述FPGA逻辑控制电路连接DAC模块的控制端为其提供时钟信号和控制信号，同时，FPGA逻辑控制电路根据接收的发射检波控制信号、信号源以及检波标志信号输出检波结果。

2.如权利要求1所述的一种基于收发组件检波标志信号处理的发射检波电路，其特征在于，所述射频通道包括射频发射通道、射频接收通道、射频状态开关电路、射频电源开关电路和第一电源；其中，所述射频发射通道的输出端和射频接收通道的输入端接收发天线，通过射频状态开关电路控制射频发射通道和射频接收通道的接入；所述射频电源开关电路控制射频通道与第一电源的连接接入。

3.如权利要求2所述的一种基于收发组件检波标志信号处理的发射检波电路，其特征在于，所述射频通道还包括检波电路，所述检波电路连接射频发射通道和接收发天线，射频通道接收DAC模块的信号源并发射输出时，由检波电路向FPGA逻辑控制电路返回射频通道的检波标志信号。

4.如权利要求3所述的一种基于收发组件检波标志信号处理的发射检波电路，其特征在于，所述DAC模块包括DAC芯片、DAC电源开关电路和第二电源；其中，所述DAC芯片接收FPGA逻辑控制电路发送的时钟信号和芯片控制信号，将经由发射信号源传输的数字信号转换为模拟信号传输给射频通道；所述DAC电源开关电路控制DAC芯片和第二电源的连接接入。

5.如权利要求4所述的一种基于收发组件检波标志信号处理的发射检波电路，其特征在于，所述检波控制终端用于分别向射频通道和FPGA逻辑控制电路发送发射检波控制信号，所述检波控制信号包括收发切换控制信号TR和发射电源开关控制信号AM；其中，所述射频通道根据收发切换控制信号TR和发射电源开关控制信号AM控制射频通道进行信号发送并输出检波标志信号，所述FPGA逻辑控制电路根据收发切换控制信号TR和发射电源开关控制信号AM接收射频通道发送的检波标志信号。

6.如权利要求5所述的一种基于收发组件检波标志信号处理的发射检波电路，其特征在于，所述FPGA逻辑控制电路根据发射信号源发送的信号I/Q的幅度值和接收的检波标志信号，执行状态机输出发射检波结果。