[实用新型]一种双路共漏MOSFET芯片封装结构

说明书

本申请实施例公开了一种双路共漏MOSFET芯片封装结构，包括：正面设置至少两个源极和两个栅极的双路共漏MOSFET芯片本体，芯片本体上表面除去金属柱对应位置都设置有第一保护层，芯片本体左右侧面设置有第一保护层，设置有第一保护层的芯片本体设置在导电层上方，在导电层底面及左右侧面的第一保护层外围设置有第二保护层，本申请提供的实施例对MOSFET芯片本体进行塑封保护，可以防止晶圆裂片或损坏。

技术领域

本申请实施例属于半导体技术领域，特别涉及一种双路共漏MOSFET芯片封装结构。

背景技术

CSP封装技术作为一种新的封装技术，但CSP封装因晶圆外露，所以极易裂片或损坏。

所以需要一种新型的针对双路共漏MOSFET封装结构来解决此问题。

实用新型内容

本申请实施例的目的在于克服上述问题或者至少部分地解决或缓减解决上述问题。

本申请实施例提供了一种双路共漏MOSFET芯片封装结构，包括：正面设置至少两个源极和两个栅极的双路共漏MOSFET芯片本体，芯片本体上表面除去金属柱对应位置都设置有第一保护层，芯片本体左右侧面设置有第一保护层，设置有第一保护层的芯片本体设置在导电层上方，在导电层底面及左右侧面的第一保护层外围设置有第二保护层。

与现有技术相比，本申请提供的实施例通过对MOSFET芯片本体进行塑封保护，可以防止晶圆裂片或损坏。

作为本申请的一个优选实施例，第一保护层和第一保护层为塑封材料层。

作为本申请的一个优选实施例，导电层通过导电胶与双路共漏MOSFET芯片本体的衬底连接。

作为本申请的一个优选实施例，双路共漏MOSFET芯片本体左右侧面第一保护层与双路共漏MOSFET芯片本体左右侧面第二保护层厚度相同。

作为本申请的一个优选实施例，芯片本体厚度为不大于40um。

作为本申请的一个优选实施例，金属柱顶部与第一保护层上表面持平，在每个金属柱顶部上表面都设置有金属层，金属层的宽度不小于金属柱的宽度。

与现有技术相比，本申请提供的实施例在金属柱顶部上表面设置有金属层，可以增加正面Pad与PCB的接触面积，并降低电阻和增加散热。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本申请实施例公开的一种双路共漏MOSFET芯片封装结构的流程示意图；

图2至图7为本申请实施例公开的一种双路共漏MOSFET芯片封装结构形成方法过程中的剖面图。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。

申请人经过研究发现，现有技术中存在CSP封装因晶圆外露，所以极易裂片或损坏。