[实用新型]多路时钟切换电路及电子设备

说明书

本实用新型提供了多路时钟切换电路及电子设备，涉及时钟切换技术领域，包括：第一触发器组的输出端与比较电路和第二触发器组的输入端连接；比较电路的输入端连接至第一输入端口，第一逻辑非电路的输入端连接至第二输入接口，输出端连接至第二触发器组的输入端；第二触发器组的输出端与多选一电路的输入端连接；多选一电路和比较器电路的输出端与触发器的输入端连接；触发器的输出端连接至第二逻辑非电路的输入端，第二逻辑非电路的输出端和多选一电路的输出端与时钟门控电路的输入端连接；时钟门控电路用于输出系统时钟信号，切换时无需要求多路源时钟都存在，即可实现时钟切换，且，输出的时钟上没有毛刺。

技术领域

本实用新型涉及时钟切换技术领域，尤其是涉及多路时钟切换电路及电子设备。

背景技术

现有的时钟切换电路主要有两种：一种是采用标准库元件中的多选一器件，这种时钟切换电路在切换期间，由于多个时钟源不同，将会导致输出的时钟上产生时钟毛刺，从而导致以输出的时钟为驱动时钟的电路工作异常；另一种则是采用4个寄存器，将选择信号在源时钟和目标时钟串联同步的方式实现，这种时钟切换电路可以实现二选一的时钟切换，且，输出的时钟没有时钟毛刺；也可以通过多个二选一的时钟切换电路实现多选一的时钟切换，这是目前应用最广泛的时钟切换方案，但是，这种方案切换时要求多路源时钟都存在，否则，选择信号在源时钟和目标时钟上将无法实现串联同步，从而造成切换失败。

实用新型内容

有鉴于此，本实用新型的目的在于提供多路时钟切换电路及电子设备，以缓解上述问题，切换时无需要求多路源时钟都存在，即可实现时钟切换，且，输出的时钟上没有毛刺。

第一方面，本实用新型实施例提供了一种多路时钟切换电路，包括：第一触发器组、第二触发器组、比较电路、触发器、第一逻辑非电路、第二逻辑非电路、多选一电路和时钟门控电路；其中，第一触发器组的输入端设置有第一输入接口和第二输入接口；第一触发器组的输出端与比较电路和第二触发器组的输入端连接；比较电路的输入端连接至第一输入端口，第一逻辑非电路的输入端连接至第二输入接口，输出端连接至第二触发器组的输入端；第二触发器组的输出端与多选一电路的输入端连接；多选一电路和比较器电路的输出端与触发器的输入端连接；触发器的输出端连接至第二逻辑非电路的输入端，第二逻辑非电路的输出端和多选一电路的输出端与时钟门控电路的输入端连接；时钟门控电路用于输出系统时钟信号。

结合第一方面，本实用新型实施例提供了第一方面的第一种可能的实施方式，其中，第一触发器组为D触发器组。

结合第一方面的第一种可能的实施方式，本实用新型实施例提供了第一方面的第二种可能的实施方式，其中，第二触发器组也为D触发器组。

结合第一方面的第二种可能的实施方式，本实用新型实施例提供了第一方面的第三种可能的实施方式，其中，D触发器组为时钟上升沿触发的D触发器组。

结合第一方面的第二种可能的实施方式，本实用新型实施例提供了第一方面的第四种可能的实施方式，其中，触发器为D触发器。

结合第一方面的第四种可能的实施方式，本实用新型实施例提供了第一方面的第五种可能的实施方式，其中，D触发器为时钟上升沿触发的D触发器。

结合第一方面的第三种可能的实施方式，本实用新型实施例提供了第一方面的第六种可能的实施方式，其中，第一输入接口用于读取时钟选择信号；组成第一触发器组和第二触发器组的D触发器组中包括多个D触发器；其中，D触发器的个数为时钟选择信号中所包含的比特数。

结合第一方面，本实用新型实施例提供了第一方面的第七种可能的实施方式，其中，时钟门控电路包括锁存器和逻辑与单元；锁存器的输入端与第二逻辑非电路的输出端和多选一电路的输出端连接，输出端与逻辑与单元的输入端连接；逻辑与单元的输入端还与多选一电路的输出端连接。