[实用新型]用于教学的分级式可控并联电抗器控制电路

权利要求书

1.一种用于教学的分级式可控并联电抗器控制电路，基于分级式可控并联电抗器单相一次主电路设计，所述分级式可控并联电抗器单相一次主电路包括一次线圈，一次线圈直接接在电网母线或线路上，二次线圈回路两端串联连接第一分级电抗器、第二分级电抗器、第三分级电抗器,二次线圈回路一端节点与二次线圈回路公共端节点之间并联连接第一晶闸管和第一断路器，第一分级电抗器与第二分级电抗器之间的一个连接节点与二次线圈回路公共端节点之间并联连接第二晶闸管和第二断路器，第二分级电抗器与第三分级电抗器之间的一个连接节点与二次线圈回路公共端节点之间并联连接第三晶闸管和第三断路器，其特征在于，分级式可控并联电抗器单相一次主电路的容量级为四个，第一容量级的控制电路包括第一脉冲输出电路、第一采样保持电路和控制第一采样保持电路的第一逻辑电路；

第二容量级的控制电路包括第二脉冲输出电路、第二采样保持电路和控制第二采样保持电路的第二逻辑电路；

第三容量级的控制电路包括第三脉冲输出电路、第三采样保持电路和控制第三采样保持电路的第三逻辑电路；

第四容量级的控制电路包括第四脉冲输出电路，第一脉冲输出电路、第二脉冲输出电路、第三脉冲输出电路和第四脉冲输出电路为互斥关系；

第一脉冲输出电路的输出端与第一采样保持电路的输入端连接，第一采样保持电路的输出端分别与第一断路器控制端和第一晶闸管控制端连接，第一断路器的信号输出端与第一逻辑电路的第一输入端连接，第一逻辑电路的第二输入端与第二脉冲输出电路的输出端连接，第一逻辑电路的第三输入端与第三脉冲输出电路的输出端连接，第一逻辑电路的第四输入端与第四脉冲输出电路的输出端连接；

第二脉冲输出电路的输出端与第二采样保持电路的输入端连接，第二采样保持电路的输出端分别与第二断路器控制端和第二晶闸管控制端连接，第二断路器的信号输出端与第二逻辑电路的第二输入端连接，第二逻辑电路的第一输入端与第一脉冲输出电路的输出端连接，第二逻辑电路的第三输入端与第三脉冲输出电路的输出端连接，第二逻辑电路的第四输入端与第四脉冲输出电路的输出端连接；

第三脉冲输出电路的输出端与第三采样保持电路的输入端连接，第三采样保持电路的输出端分别与第三断路器控制端和第三晶闸管控制端连接，第三断路器的信号输出端与第三逻辑电路的第三输入端连接，第三逻辑电路的第一输入端与第一脉冲输出电路的输出端连接，第三逻辑电路的第二输入端与第二脉冲输出电路的输出端连接，第三逻辑电路的第四输入端与第四脉冲输出电路的输出端连接。

2.根据权利要求1所述的用于教学的分级式可控并联电抗器控制电路，其特征在于，第一容量级为额定容量的100%，第二容量级额定容量的75%，第三容量级额定容量的50%，第四容量级为额定容量的25%。

3.根据权利要求1或2所述的用于教学的分级式可控并联电抗器控制电路，其特征在于，第一脉冲输出电路包括第一按钮和第一脉冲发生器，第二脉冲输出电路包括第二按钮和第二脉冲发生器，第三脉冲输出电路包括第三按钮和第三脉冲发生器，第四脉冲输出电路包括第四按钮和第四脉冲发生器；

第一按钮的输出端与第一脉冲发生器的输入端连接，第一脉冲发生器的输出端与第一采样保持电路的输入端，第一逻辑电路的第二输入端与第二脉冲发生器的输出端连接，第一逻辑电路的第三输入端与第三脉冲发生器的输出端连接，第一逻辑电路的第四输入端与第四脉冲发生器的输出端连接；

第二按钮的输出端与第二脉冲发生器的输入端连接，第二脉冲发生器的输出端与第二采样保持电路的输入端，第二逻辑电路的第一输入端与第一脉冲发生器的输出端连接，第二逻辑电路的第三输入端与第三脉冲发生器的输出端连接，第二逻辑电路的第四输入端与第四脉冲发生器的输出端连接；

第三按钮的输出端与第三脉冲发生器的输入端连接，第三脉冲发生器的输出端与第三采样保持电路的输入端，第三逻辑电路的第一输入端与第一脉冲发生器的输出端连接，第三逻辑电路的第二输入端与第二脉冲发生器的输出端连接，第三逻辑电路的第四输入端与第四脉冲发生器的输出端连接；

第四按钮的输出端与第四脉冲发生器的输入端连接。