[实用新型]DVI发送器、视频设备

权利要求书

1.一种DVI发送器，其特征在于，所述DVI发送器基于FPGA的逻辑资源实现，所述DVI发送器包括：

编码电路，用于对输入的视频信号进行编码，并输出编码后的视频信号；

串行电路，连接所述编码电路，用于将并行的所述编码后的视频信号转换为串行的视频信号；

差分转换电路，连接所述串行电路，用于将所述串行的视频信号转换为差分信号并输出。

2.根据权利要求1所述的DVI发送器，其特征在于，

所述编码电路包括多个编码器，用于对所述输入的视频信号中的多路基色信号分别进行编码；

所述串行电路包括多个串行器，分别与所述多个编码器一一对应连接，将每个所述编码器输出的编码后的视频信号转换为串行的视频信号；

所述差分转换电路包括多个差分转换器，分别与所述多个串行器一一对应连接，用于将每个所述串行器输出的串行的视频信号转换为差分信号并输出。

3.根据权利要求2所述的DVI发送器，其特征在于，

所述多个编码器包括：

第一通道编码器，其数据引脚输入第一路基色信号，其第一控制引脚输入行同步信号，其第二控制引脚输入场同步信号，其使能引脚输入使能信号；

第二通道编码器，其数据引脚输入第二路基色信号，其第一控制引脚输入第一控制信号，其第二控制引脚输入第二控制信号，其使能引脚输入使能信号；

第三通道编码器，其数据引脚输入第三路基色信号，其第一控制引脚输入第三控制信号，其第二控制引脚输入第四控制信号，其使能引脚输入使能信号。

4.根据权利要求3所述的DVI发送器，其特征在于，

所述第一通道编码器、所述第二通道编码器和所述第三通道编码器中的任一编码器包括：

比特转换单元，连接所述数据引脚，用于将所述输入的视频信号由8bit信号转换为10bit信号；

编码单元，连接所述第一控制引脚和所述第二控制引脚，用于将输入的信号转换为10bit信号；

多路复用单元，连接所述比特转换单元、所述编码单元和所述使能引脚，用于选择输出所述比特转换单元或所述编码单元输出的10bit信号。

5.根据权利要求4所述的DVI发送器，其特征在于，

所述比特转换单元包括：

第一1bit计数器，连接所述数据引脚，用于根据输入的视频信号输出第一计数值；

第一延时器，连接所述数据引脚，用于将所述输入的视频信号进行第一次延时处理；

第一转换器，连接所述第一1bit计数器和所述第一延时器，用于利用所述第一计数值将所述第一次延时处理的视频信号由8bit信号转换为9bit信号；

第二1bit计数器，连接所述第一转换器，用于对所述第一转换器输入的视频信号进行处理，输出第二计数值；

第二延时器，连接所述第一转换器，用于对所述第一转换器输入的视频信号进行第二次延时处理；

第二转换器，连接所述第二1bit计数器和所述第二延时器，用于利用所述第二计数值将所述第二次延时处理的视频信号由9bit信号转换为10bit信号。

6.根据权利要求2所述的DVI发送器，其特征在于，

每个所述串行器包括：

数据输入引脚，连接对应的所述编码器，用于接收对应的所述编码器输出的编码后的视频信号；

第一时钟引脚，用于接收第一时钟信号；

第二时钟引脚，用于接收第二时钟信号；

数据输出引脚，用于输出串行的视频信号；

其中，所述串行的视频信号是根据所述第一时钟信号和所述第二时钟信号，对所述编码后的视频信号进行串行处理后得到的，所述第二时钟信号的频率是所述第一时钟信号的频率的5倍。

7.根据权利要求6所述的DVI发送器，其特征在于，

所述DVI发送器还包括时钟电路，所述时钟电路与每个所述串行器连接，用于对输入的所述第一时钟信号进行倍频处理以得到所述第二时钟信号，并向所述串行器提供所述第一时钟信号和所述第二时钟信号。