[实用新型]栅极结构

说明书

本实用新型公开了一种栅极结构，包含一有源区、一第一介电层位于所述有源区上且位于栅极图案两侧的边缘部位、一第二介电层位于所述栅极图案中间的所述有源区上以及所述栅极图案两侧的边缘部位的所述第一介电层上，其中所述第二介电层位于所述第一介电层上的部位的厚度大于所述第二介电层位于所述有源区上的部位的厚度、一导电层位于所述第二介电层上、一阻障层位于所述导电层上、一金属层位于所述阻障层上，其中所述阻障层围绕在所述金属层的底面与侧壁上、以及一氮化硅层位于所述金属层上。本实用新型具有特殊的栅极介电层设计，可以抑制GIDL问题，同时又不会引起其他不良的影响。

技术领域

本实用新型公开的实施方式涉及一种栅极结构，更具体来说，其涉及一种具有特殊的栅极介电层来抑制栅极诱生漏极漏电流(GIDL)效应的栅极结构。

背景技术

栅极诱生漏极漏电流(Gate-1nduced Drain Leakage,简称GIDL)效应是MOSFET主要的断态漏电流。该效应起源于当MOSFET栅极关态(NM0S栅极接负电压，PMOS栅极接正电压)而漏区接电压(NM0S漏区接正电压，PMOS漏区接负电压)时，由于漏端杂质扩散层与栅极重叠部分靠近界面处的能带发生强烈的弯曲，导致表面形成反型层，而耗尽层非常窄，以致导带电子和价带孔穴发生能带-能带隧穿效应(Band-to-Band Tunneling),从而形成漏极漏电流。它是关态漏电流的主要来源，决定了栅氧化层薄氧化层的厚度下限。当MOS具备薄栅时，GIDL会造成空穴通过隧穿效应而对栅氧化层造成损伤或被薄栅所俘获，这些情况都会造成MOSFET性能退化可靠性降低。除了关态漏电流，栅极诱生漏极漏电流还可能造成其他不良后果，例如，会造成孔穴通过隧穿效应对栅氧化层造成损伤或者被栅氧化层俘获，从而导致MOSFET性能退化，及可靠性降低。

传统抑制GIDL的方法，主要是通过增加栅极介电层的厚度或者使漏端杂质扩散远离栅极，显然，在追求高集成度的半导体行业，这类方案并不利于器件进一步缩小，也会引起其他寄生效应(如热载流子效应，hot carrier effect)等不良影响。

实用新型内容

有鉴于上述半导体器件会遭遇的栅极诱生漏极漏电流(GIDL)问题，本实用新型于此提出了一种新颖的栅极结构与其制作方法，其特征在于具有特殊的栅极介电层设计，可以抑制GIDL问题，同时又不会引起其他不良的影响。

本实用新型的面向之一在于提出一种栅极结构，包含一有源区、一第一介电层位于所述有源区上且位于栅极图案两侧的边缘部位、一第二介电层位于所述栅极图案中间的所述有源区上以及所述栅极图案两侧的边缘部位的所述第一介电层上，其中所述第二介电层位于所述第一介电层上的部位的厚度大于所述第二介电层位于所述有源区上的部位的厚度、一导电层位于所述第二介电层上、一阻障层位于所述导电层上、一金属层位于所述阻障层上，其中所述阻障层围绕在所述金属层的底面与侧壁上、以及一氮化硅层位于所述金属层上。

本实用新型的另一面向在于提出一种栅极结构的制作方法，其步骤包含：提供一基底，其上界定有主动区、在所述基底上依序形成一第一介电层以及一层间介电层、在所述主动区上方的所述层间介电层中形成栅极图案、在所述栅极图案以及所述层间介电层上形成一氮化硅层、进行一回蚀刻工艺移除位于所述栅极图案的底面上的所述氮化硅层以及所述第一介电层，以裸露出所述主动区、移除剩余的所述氮化硅层，以裸露出位于所述栅极图案两侧的所述第一介电层、在所述栅极图案中的所述第一介电层以及裸露出的所述主动区上形成一第二介电层、以及在所述第二介电层上形成栅极结构。

本实用新型的这类目的与其他目的在阅者读过下文中以多种图示与绘图来描述的较佳实施例之细节说明后应可变得更为明了显见。

附图说明

本说明书含有附图并于文中构成了本说明书之一部分，俾使阅者对本实用新型实施例有进一步的了解。该些图示描绘出了本实用新型一些实施例并连同本文描述一起说明了其原理。在该些图示中：