[实用新型]一种基于FPGA实现的微机消谐装置

说明书

本实用新型公开了一种基于FPGA实现的微机消谐装置，包括机箱，机箱内板卡式安装有FPGA高速采样插件、FPGA协处理器、CPU管理插件、大功率消谐元件、IEC61850通讯接口、液晶屏和电源模块。本基于FPGA实现的微机消谐装置，在消谐器的硬件电路中加入FPGA器件，由于FPGA属于硬件逻辑器件可实现并行执行，处理响应时间在纳秒级别，实现每周波1024点毫无压力，完全满足高次谐波分析要求，而消谐器采样通道又较少，低端FPGA就可以满足要求，在成本可控的情况下完美解决了现有技术存在的缺陷，大大提高了采样速率、增强计算能力、实现高次谐波分析、缩短消谐延时、充分发挥单片机调度性能。

技术领域

本实用新型涉及电力系统与微机消谐技术领域，具体为一种基于FPGA实现的微机消谐装置。

背景技术

在我国66kV、35kV、10kV、6kV、3kV及以下电压等级的中性点不接地或经电阻、消弧线圈接地系统中(小电流接地系统)，通常装设有三相五柱式电压互感器。在系统网络中，电磁式电压互感器在电路中相当于带铁芯的非线性电感线圈，而架空线路、电缆线路等存在对地电容。当单相接地故障消失、倒闸操作等系统的某些扰动出现时，可能导致电压互感器铁芯不同程度的饱和，饱和后的电压互感器励磁电感变小，此时若系统网络的对地电感与对地电容相匹配，就形成三相或单相共振回路，可激发各种铁磁谐振过电压，造成电压互感器的高压熔丝熔断乃至PT的烧损或爆炸。针对这些恶性事故的发生，就有必要装设微机消谐装置以抑制和消除铁磁谐振过电压。

常规的微机消谐装置都是以单片机控制核心与AD采样电路对电压信号进行采集，但随着每周波(20ms)采样点数的增高对单片机压力越来越大，主要体现在中断过热和高点数的傅里叶计算上，即便使用DSP可以解决傅里叶计算问题，但中断过热也无法解决，所以只靠单片机硬件结构最多能达到每周波256点采样，然而微机消谐装置又需要分析高次谐波即要求高采样点数，这样就与硬件结构形成了不可调和的矛盾；无法满足实际使用需求。

实用新型内容

本实用新型的目的在于提供一种基于FPGA实现的微机消谐装置，在消谐器的硬件电路中加入FPGA器件，由于FPGA属于硬件逻辑器件可实现并行执行，处理响应时间在纳秒级别，实现每周波1024点毫无压力，完全满足高次谐波分析要求，而消谐器采样通道又较少，低端FPGA就可以满足要求，在成本可控的情况下完美解决了上述问题，且大大提高了采样速率、增强计算能力、实现高次谐波分析、缩短消谐延时、充分发挥单片机调度性能。

为实现上述目的，本实用新型提供如下技术方案：一种基于FPGA实现的微机消谐装置，包括机箱，所述机箱内板卡式安装有FPGA高速采样插件、FPGA协处理器、CPU管理插件、大功率消谐元件、IEC61850通讯接口、液晶屏和电源模块；所述FPGA高速采样插件分别与FPGA协处理器和CPU管理插件连接；所述FPGA协处理器与大功率消谐元件连接，大功率消谐元件与电源模块连接；所述的CPU管理插件还与液晶屏连接，CPU管理插件和液晶屏上设有IEC61850通讯接口。

优选的，所述FPGA高速采样插件的型号为XILINX-XC6SLX9，FPGA高速采样插件上驱动连接两个AD7606数据采集芯片，并通过驱动LVDS总线上传16个通道的采样数据。

优选的，所述FPGA协处理器内置有FFT内核，FFT内核上驱动连接高速缓存FIFO模块和GPMC总线；所述高速缓存FIFO模块上连接IRIG-B码对时模块和继电器控制模块。

优选的，所述CPU管理插件的型号为CORTEX-A8 AM3354，主频为800Hz、4Gb内存、可外扩120GB固态硬盘、配有SD接口、双以太网口，双USB接口。

优选的，所述大功率消谐元件采用大功率固态继电器，外加隔离控制电路。

优选的，所述液晶屏采用迪文5.6寸彩屏，内嵌DGUS开发系统，TTL电平串口总线。

与现有技术相比，本实用新型的有益效果如下：