[实用新型]一种降低处理器动态功耗的装置及处理器

权利要求书

1.一种降低处理器动态功耗的装置，连接于处理器，处理器包括处理器内核，处理器内核使用处理器内核时钟，其特征在于：包括有：

处理器内核时钟门控，用于控制打开或关闭处理器内核时钟，时钟源信号通过处理器内核时钟门控连接处理器内核时钟，处理器内核睡眠信号输出端连接处理器内核时钟门控的信号输入端，处理器内核时钟门控以处理器内核睡眠输出信号来对时钟源进行门控使能；

中断控制器，用于采样、处理及分发来自外部的中断请求，中断控制器使用中断控制器时钟；

中断控制器时钟门控，用于控制打开或关闭中断控制器时钟，时钟源信号通过中断控制器时钟门控连接中断控制器时钟；

以及或门，其多个信号输入端分别连接各中断源的中断请求信号输出端，其信号输出端连接中断控制器时钟门控的信号输入端，用于接收中断源发送的中断请求信号并判断、输出有效中断请求至中断控制器时钟门控，中断控制器时钟门控以或门输出信号来对中断控制器时钟进行门控使能。

2.如权利要求1所述的一种降低处理器动态功耗的装置，其特征在于：所述中断控制器采用处理器内置中断控制器。

3.如权利要求1所述的一种降低处理器动态功耗的装置，其特征在于：所述中断控制器采用外设中断控制器。

4.如权利要求1所述的一种降低处理器动态功耗的装置，其特征在于：输出电平触发类型的中断请求信号的中断源的中断请求信号输出端直接连接或门的信号输入端。

5.如权利要求1所述的一种降低处理器动态功耗的装置，其特征在于：输出上升沿触发类型的中断请求信号的中断源，其中断请求信号输出端通过上升沿检测电路连接或门的信号输入端。

6.如权利要求1所述的一种降低处理器动态功耗的装置，其特征在于：输出下降沿触发类型的中断请求信号的中断源，其中断请求信号输出端依次通过下降沿检测电路及非门连接或门的信号输入端。

7.如权利要求1所述的一种降低处理器动态功耗的装置，其特征在于：输出上升沿、下降沿触发类型的中断请求信号的中断源，其中断请求信号输出端通过双边沿检测电路连接或门的信号输入端。

8.如权利要求1所述的一种降低处理器动态功耗的装置，其特征在于：所述中断控制器时钟门控以或门输出信号来对中断控制器常开时钟进行门控使能，中断控制器常开时钟信号来自时钟源信号。

9.一种处理器，其特征在于：包括有如权利要求1-8任一所述的降低处理器动态功耗的装置，处理器内核用于执行程序指令及处理来自中断控制器的中断请求。