[实用新型]一种触发模块电源延时重启的电路

权利要求书

1.一种触发模块电源延时重启的电路，包括电阻R1和正电源+Vin，其特征在于：所述电阻R1的1脚接到正电源+Vin上，电阻R1的2脚接到稳压二极管ZD1的阴极和三极管Q1的基极；稳压二极管ZD1的阳极连接到负电源-Vin上；所述三极管Q1的集电极连接到正电源+Vin上，同时三极管Q1的集电极连接到电阻R2的1脚，电阻R2的2脚连接到电阻R3的1脚上，电阻R3的2脚连接到负电源-Vin上；所述三极管Q1的发射极连接到电容C1的1脚，电容C1的2脚与负电源-Vin连接；所述三极管Q1的发射极连接到电阻R4的1脚，电阻R4的2脚连接到电压基准芯片U1的1脚和稳压二极管ZD2的阴极；所述电压基准芯片U1的2脚同时连接到电阻R2的2脚和电阻R3的1脚上，电压基准芯片U1的3脚连接到负电源-Vin上；所述稳压二极管ZD2的阳极连接到电阻R5的1脚上，电阻R5的2脚连接电阻R6的1脚和三极管Q2的基极，电阻R6的2脚连接到负电源-Vin；所述三极管Q2的发射极接到负电源-Vin，三极管Q2的集电极与二极管D1、二极管D2的阴极连接，二极管D1的阳极连接到开关电源模块M1的控制脚3脚上，二极管D2的阳极与电阻R7的2脚和稳压二极管ZD3的阴极相连；所述电阻R7的1脚连接三极管Q1的发射极和电阻R4的1脚，稳压二极管ZD3的阳极与负电源-Vin相连接；所述二极管D2的阳极和电阻R7的2脚和稳压二极管ZD3的阴极连接到芯片U2的9脚、14脚和电容C3的1脚上，电容C3的2脚连接到负电源-Vin上；所述芯片U2的5脚、6脚、7脚、10脚、12脚、13脚连接到负电源-Vin上，芯片U2的1脚连接到电阻R11的1脚，芯片U2的2脚连接到电容C2的1脚；所述电阻R11的2脚连接到电容C2的2脚同时连接到电阻R8的2脚，电阻R8的1脚和芯片U2的3脚相连接；所述芯片U2的8脚与电阻R9的1脚相连，电阻R9的2脚和电阻R10的1脚相连，并且连接到二极管D3的阳极；所述电阻R10的2脚连接到负电源-Vin上，二极管D3的阴极连接到三极管Q3的基极，三极管Q3的发射极连接到负电源-Vin上，三极管Q3的集电极连接到二极管D1的阳极和开关电源模块M1的控制脚3脚上；所述开关电源模块M1的1脚连接到正电源+Vin上，开关电源模块M1的2脚连接到负电源-Vin上，开关电源模块M1的4脚、5脚、6脚分别与后面的电路相连接。

2.根据权利要求1所述的一种触发模块电源延时重启的电路，其特征在于：所述的开关电源模块M1安装在电源板卡上为CPU提供电能，并将母线的高电压110Vdc转换为CPU板卡所需的低电压5Vdc。

3.根据权利要求1所述的一种触发模块电源延时重启的电路，其特征在于：所述三极管Q1、三极管Q2、三极管Q3、电压基准芯片U1和芯片U2组成控制回路。

4.根据权利要求1所述的一种触发模块电源延时重启的电路，其特征在于：所述三极管Q1与电阻R1、电阻R7、稳压二极管ZD1、稳压二极管ZD3、电容C1组成控制回路辅助电源部分。

5.根据权利要求1所述的一种触发模块电源延时重启的电路，其特征在于：所述电压基准芯片U1、三极管Q2与电阻R2、电阻R3、电阻R4、电阻R5、电阻R6、稳压二极管ZD2、二极管D1、二极管D2组成电压采样电路和驱动电路。

6.根据权利要求1所述的一种触发模块电源延时重启的电路，其特征在于：所述芯片U2、三极管Q3与二极管D3、电阻R8、电阻R9、电阻R10、电阻R11、电容C2、电容C3共同组成了延时电路和驱动电路，其延时时间由电阻R11和电容C2确定时间常数进行调节。

7.根据权利要求1所述的一种触发模块电源延时重启的电路，其特征在于：所述电压基准芯片U1选择2.5V基准的TL431。

8.根据权利要求1所述的一种触发模块电源延时重启的电路，其特征在于：所述芯片U2采用TI公司CMOS工艺的CD4541。